北邮大三计算机体系结构实验三DLX处理器程序的设计说明.docx

【北邮大三计算机体系结构实验三：DLX处理器程序设计】 实验的目的是让学生了解简单的编译优化技术，以及这些优化如何提升程序的性能。实验原理是通过静态调度方法重新排列指令序列，以减少数据、控制和结构相关，从而优化程序。 实验内容包括编写汇编代码来实现一维向量的加法运算，并分析程序中的数据、控制和结构相关。在提供的代码清单中，可以看到使用了DLX处理器的指令集，例如`ld`用于加载数据，`cvti2d`用于将整型转换为双精度浮点型，`addd`执行双精度浮点加法，`sd`用于存储结果，以及`trap`用于系统中断和输出结果。 代码中定义了两个一维向量`Vector1`和`Vector2`，它们由16个整数组成，初始值分别为1到16。在`main`函数中，通过循环遍历向量并执行加法操作，将结果存储在`Result`区域。使用`lw`和`sd`指令进行内存和寄存器之间的数据传输，`cvti2d`和`addd`执行浮点数的转换和加法计算。程序还包含了打印结果的字符串常量。 实验分析表明，程序中存在34.12%的数据相关，主要源于指令操作数寄存器在写回之前就被后续指令使用，导致数据依赖。控制相关为3.94%，主要由于预测执行的陷阱指令。结构相关在本次实验中并未发生。实验还考察了浮点运算部件数量和forward部件对性能的影响。尽管增加了浮点运算部件，但由于程序中没有浮点运算资源的竞争，所以性能提升不明显。而使用forward部件能显著减少数据相关，降低总时钟周期，提高流水线性能。 此外，实验还关注了转移指令在转移成功和失败时的流水线开销。在大多数情况下，转移预测成功，但当转移失败时，已执行的陷阱指令需要撤销，转向新的目标指令，这会带来额外的开销。 实验还提供了双精度浮点加法求和的代码，涉及更复杂的浮点运算，其目的是进一步研究浮点运算在处理器性能中的影响。 这个实验帮助学生深入理解处理器内部的指令执行机制，优化策略以及流水线中的各种相关，对于提升计算机体系结构的理论知识和实践技能具有重要意义。