22/6/16
7.1 绪论 -1
静态逻辑门包括传统的 CMOS 门和伪 NMOS 门
在伪 NMOS 门中,为获得较小的 V
OL
,通常 PMOS 宽长比较小(
约为 NMOS 的 1/4 ),这使得器件上升和下降延时不一致。
使伪 NMOS 上升、下降延时一致,器件的 V
OL
将上升。
静态逻辑门的所有节点均有到地或者电源端的电阻通路,输出节点值
能长期保存(电源打开情况下)。
动态门将节点值存储在某个电容上,该节点与电路其他部分相互隔离
;若不周期性刷新,节点值可能会随时间变化,其也更易受到噪声的
影响。
节点电压由存储在节点上的电荷保持,且不太稳定 => 动态电路
。
Digital Integrated Circuits
Faculty of Materials and Energy, GDUT
3