SDRAM接口模块的VeriogHDL设计

基于FPGA的SDRAM接口模块的VeriogHDL设计，本接口模块可以实现，对SDRAM的初始化，刷新，读，写操作，设计架构及思路可以查看博客SDRAM系列分类专栏。