电 子 电 工 教 学 基 地
实
验
报
告
实验课程： 数字电子技术实验（三）
实验名称： 八路抢答器的设计
1
记分式智力八路数字抢答器的设计
一、 实验目的
二、 设计要求与内容
三、 实验设计及原理（各模块设计方案及原理说明）
四、 电路仿真
五、 实验结果及分析
六、 实验总结及体会
七、 元件清单
八、 参考资料
2
一 实验目的：
通过记分式智力八路数字抢答器的设计实验，要求学生回顾所学数
字电子技术的基础理论和基础实验，掌握组合电路、时序电路、编
程器件和任意集成电路的综合使用及设计方法，达到数字实验课程
大纲所要求掌握的基本内容。
二 设计要求与内容：
有许多比赛活动中，为了准确、公正、直观地判断出第一抢答者，
通常设置一台抢答器，通过数显、灯光及音响等多种手段指示出第
一抢答者。同时，还可以设置记分、犯规及奖惩记录等多种功能。
（1）设计制作一个可容纳 8 组参赛的数字式抢答器，每组设置一
个抢答按钮供抢答者使用。
（2）电路具有第一抢答信号的鉴别和锁存功能。在主持人系统发出
抢答指令后，若参赛者按抢答开关，则该组指示灯亮并用组别显示
电路显示出抢答者的组别，同时扬声器发出“嘀- 嘟”的双音音响持续
2-3s。此时，电路应具备自锁存功能，使别组的抢答开关不起作用。
（3）设置计分电路。魅族在开始时设置成 100 分，抢答后由主持
人记分，答对一次加 10 分，否则减 10 分。
（4）设置犯规电路。对提前抢答和超时抢答的组别鸣喇叭示警，并
由组别电路显示出犯规组别。
三 实验设计及原理
一）总体方案设计
3
设计思路
1）本题的根本任务是准确判断出第一抢答者的信号并将其锁存。实
现这一功能可用触发器或锁存器等。在得到第一信号之后应立即将
电路的输入封锁，即使其他组的抢答信号无效。同时还必须注意，
第一抢答信号应该在主持人发出抢答命令之后才有效，否则应视为
提前抢答而犯规。
2）当电路形成第一抢答信号之后，用编码、译码及数码显示电路显
示出抢答者的组别，也可以用发光二极管直接指示出组别。还可以
用鉴别出的第一抢答信号控制一个具有两种工作频率交替变化的音
频振荡器工作，使其推动扬声器发出两态笛音音响，表示该题抢答
有效。
3）计分电路可采用 2 位 7 段数码管显示，由于每次都是加或减 10
分，故个位总保持为零，只要十位和百位作加/减计数即可，可采用
两级十进制加/减计数器完成。
4）在主持人没有按下开始抢答按钮前，若有人提前抢答，则鸣喇叭
“嘟---”表示有组别提前抢答；当主持人按下开始抢答按钮后，开始
进行 30 秒倒计时，此时，若有组别抢答，显示该组别并伴有“嘀-
嘟”的双音音响持续 2-3s；当计时时间到，仍无组别抢答，则会发
出“嘀---”的声音，主持人清零后开始新一轮抢答。
总电路框图
二）各模块设计方案及原理说明
1）抢答电路
4
此部分电路主要完成的功能是实现 8 路选手抢答并进行锁存，
同时有相应发光二极管点亮和数码显示。
利用 74LS148 优先编码器对所有组别进行抢答时的输入
信号进行编码，将输出结果输入四个 RS 触发器进行信号保持，
同时利用的返回值控制 74LS148 优先编码器的使能端，即只
要有一组选手先按下抢答器，就会将编码器锁死，不再对其他
组进行编码。通过 74LS283 加法器使抢答组别数字显示 1-
8 ，清零时显示 9. 另外，将通过加法器的输出信号输入
74LS42 译码器，使抢答组别对应在输出端产生低电平从而使
相应的发光二极管点亮。
原理图如下：
U1
74LS148D
A0
9
A1
7
A2
6
GS
14
D3
13
D4
1
D5
2
D2
12
D1
11
D0
10
D7
4
D6
3
EI
5
EO
15
VCC
5V
VCC
5V
VCC
5V
VSS
0V
VSS
0V
VSS
0V
VSS
0V
J1
Key = Space
J2
Key = Space
J3
Key = Space
J4
Key = Space
J5
Key = Space
J6
Key = Space
J7
Key = Space
J8
Key = Space
J9
Key = Space
U3A
74LS00N
U3B
74LS00N
U3C
74LS00N
U3D
74LS00N
U4A
74LS00N
U4B
74LS00N
U4C
74LS00N
U4D
74LS00N
U2
DCD_HEX_BLUE
U6B
74LS04D
U6C
74LS04D
U7
74LS283D
SUM_4
10
SUM_3
13
SUM_1
4
SUM_2
1
C4
9
B4
11
A4
12
B3
15
A3
14
B2
2
A2
3
B1
6
A1
5
C0
7
LED1
R1
1k¦¸
LED2
R2
1k¦¸
LED3
R3
1k¦¸
LED4
R4
1k¦¸
LED5
R5
1k¦¸
LED6
R6
1k¦¸
LED7
R7
1k¦¸
LED8
R8
1k¦¸
35
34
33
32
31
30
29
28
27
26
25
VSS
23
22
19
18
VSS
VCC
9
13
12
11
VCC
10
8
7
6
5
4
3
2
1
VSS
21
20
24
VCC
U5
74LS42N
A
15
B
14
C
13
D
12
O0
1
O3
4
O4
5
O5
6
O2
3
O1
2
O8
10
O7
9
O6
7
O9
11
14
15
16
17
36
37
38
39
40
41
42
43
2）加减法计数电路
5
