FPGA实现串口通信设计流程.docx
需积分: 0 87 浏览量
2023-04-19
15:33:24
上传
评论 1
收藏 83KB DOCX 举报
FPGA 实现串口通信设计流程：
实现方法：
1、 收发数据 bit 回环（最简方式，没用）
2、 收发数据 Byte 回环
3、 收发数据 Byte 处理后回环
4、 完整收发处理
一、初始化
1、 按照板上晶振频率和串口波特率，利用 PLL 产生 clk（注意每个码元采样 3 次），如：
50MHz-9600 波特率，则 5 000 000 /9600 *3 = 1562.5 分频；
2、 定义
r_bit_no=0~7 对应接收码元 bit；
r_bit_cnt=0~2 对应接收的每个码元的采样次数；
r_bit_d=0~3 对应接收的每个码元的采样值为 1 的个数；
r_ d[7:0]=00~FF 表示接收的 8 位串口数据；
初始化均为 0；
t_bit_no=0~7 对应发送码元 bit；
t_bit_cnt=0~1 对应发送的每个码元的采样次数；
t_ d[7:0]=00~FF 表示发送的 8 位串口数据；
FPGA
txd
rxd
gnd
PC 或其他设备
txd
rxd
gnd
FPGA
txd
rxd
gnd
PC
或其他设备
txd
rxd
gnd
Byte
FPGA
txd
rxd
gnd
PC
或其他设备
txd
rxd
gnd
Byte
数据处理，如+1
FPGA
txd
rxd
gnd
PC
或其他设备
txd
rxd
gnd
Byte
接收 FIFO
数据
处理
发送 FIFO
资源评论
y620331
- 粉丝: 1
- 资源: 1
