摘要:
CPLD 是一种用户根据各自需要而自行构造逻辑功能的数字集成电路。其基本设
计方法是借助集成开发软件平台,用原理图、硬件描述语言等方法,生成相应的目标文件,
通过下载电缆(“在系统”编程)将代码传送到目标芯片中,实现设计的数字系统。利用
CPLD 技术实现了逻辑和时序的控制,简化了硬件电路设计。基于 CPLD 的可编程特点,可以
在不改变硬件电路整体结构的情况下对设计电路进行改造、升级以及维护:并且减少了软件
程序的操作指令,简化了系统结构,提高了数据处理和读取速度。
VHDL 的英文全名是 Very-High-Speed Integrated Circuit HardwareDescription
Language,诞生于 1982年。1987年底,VHDL被 IEEE和美国国防部确认为标准硬件描述语言 。
自 IEEE 公布了 VHDL的标准版本,IEEE-1076(简称 87版)之后,各EDA公司相继推出了自
己的 VHDL 设计环境,或宣布自己的设计工具可以和 VHDL接口。此后 VHDL在电子设计领域
得到了广泛的接受,并逐步取代了原有的非标准的硬件描述语言。1993 年,IEEE 对 VHDL
进行了修订,从更高的抽象层次和系统描述能力上扩展 VHDL 的内容,公布了新版本的 VHDL,
即 IEEE 标准的 1076-1993版本,(简称 93版)。现在,VHDL和 Verilog作为 IEEE的工业
标准硬件描述语言,又得到众多 EDA 公司的支持,在电子工程领域,已成为事实上的通用硬
件描述语言。有专家认为,在新的世纪中,VHDL 于 Verilog 语言将承担起大部分的数字系
统设计任务。
VHDL 主要用于描述数字系统的结构,行为,功能和接口。除了含有许多具有硬件特征
的语句外,VHDL 的语言形式和描述风格与句法是十分类似于一般的计算机高级语言。VHDL
的程序结构特点是将一项工程设计,或称设计实体(可以是一个元件,一个电路模块或一个
系统)分成外部(或称可是部分,及端口)和内部(或称不可视部分),既涉及实体的内部
功能和算法完成部分。在对一个设计实体定义了外部界面后,一旦其内部开发完成后,其他
的设计就可以直接调用这个实体。这种将设计实体分成内外部分的概念是 VHDL 系统设计的
基本点。应用 VHDL 进行工程设计的优点是多方面的。领域最佳的硬件描述语言。
(1)强大的行为描述能力是避开具体的器件结构,从逻辑行为上描述和设计大规模
电子系统的重要保证。
(2)VHDL 丰富的仿真语句和库函数,使得在任何大系统的设计早期就能查验设计系
统的功能可行性,随时可对设计进行仿真模拟。
(3)VHDL 语句的行为描述能力和程序结构决定了他具有支持大规模设计的分解和已
有设计的再利用功能。符合市场需求的大规模系统高效,高速的完成必须有多人甚至多个代
发组共同并行工作才能实现。
(4)对于用 VHDL 完成的一个确定的设计,可以利用 EDA工具进行逻辑综合和优化,
并自动的把 VHDL 描述设计转变成门级网表。
(5)VHDL 对设计的描述具有相对独立性,设计者可以不懂硬件的结构,也不必管理
最终设计实现的目标器件是什么,而进行独立的设计。