晶振PCB布线.pdf
版权申诉
70 浏览量
2022-11-28
23:20:22
上传
评论
收藏 313KB PDF 举报
晶振 PCB 布线
2012-12-04 09:46:29| 分类： 电子制作 | 标签：晶振布线 |举报|字号 订阅
序：我之前画的板子都不是很高的频率，晶振也只是就近看。今天看到论坛
里提到，所以找点资料，整理于此。
晶振 PCB 设计
印制电路板(PCB)是电子产品中电路元件和器件的支撑件．它提供电路元件和器
件之间的电气连接。随着电于技术的飞速发展，PCB 的密度越来越高。PCB 设
计的好坏对抗干扰能力影响很大．因此，在进行 PCB 设计时．必须遵守 PCB 设
计的一般原则，并应符合抗干扰设计的要求。首先，要考虑 PCB 尺寸大小。PCB
尺寸过大时，印制线条长，阻抗增加，抗噪声能力下降，成本也增加；过小，则
散热不好，且邻近线条易受干扰。在确定 PCB 尺寸后．再确定特殊元件的位置。
最后，根据电路的功能单元，对电路的全部元器件进行布局。
时钟源通常是系统中最严重的 EMI 辐射源，如果接长线，其结果是长线就成了天线，这
在很多应用中是不准许的，所有时钟源都必须尽量靠近相关器件，必要时用多个时钟源，不
得以下可以采用多层 PCB 将时钟连线屏蔽（但这种方法只有在不得以下为之，而且成本未
必低于多时钟（多层 PCB 的价格明显高于双面板），要过某些强制标准的产品尽量不要这
么干）。有源晶振的输出一般是标准 TTL 规格，至于能驱动多少芯片要看这些芯片的特性。
晶振的选择和 PCB 布局(一)
晶体的选择和 PCB 板布局会对 VCXO、CLK 发生器的性能参数产生一定的影响。
选择晶体时，除了频率、封装、精度和工作温度范围，在 VCXO 应用中还应注
意等效串联电阻和负载电容。串联电阻导致晶体的功耗增大。阻值越低，振荡器
越容易起振。负载电容是晶体的一个重要参数，首先，它决定了晶体的谐振频率。
一般晶体的标称频率指的是其并联指定负载电容后的谐振频率。应当指出，此处
的标称频率是当 CL 等于指定负载电容时利用公式(1)计算出的值，但不是利用计
算出的值。因此，VCXO 的调谐范围与 CL 的值紧密相关。当负载电容值较小时，
VCXO 的调谐范围限制在上端；同样，电容值较大时，调谐范围将限制在下端。
负载电容的适当取值取决于 VCXO 的特性。例如，MAX9485 设计中，为了均衡
评论0
最新资源