_
Diagram/Schematic File ).__方法,设计文件的扩展名是__ .bdf_______ 。
15. 无论何种设计环境,VHDL 设计文件都__ .vhd_______ 的扩展名保存,而 Verilog HDL设计文
件应以__ .v_______ 的扩展名保存。
16. 设计文件输入结束后一定要通过 编译(Compiler) ,检查设计文件是否正确。
17. 在 Quartus II 集成环境下可以执行 Create Default Symbol 命令,为设计文件创建一
个元件符号。这个元件符号的扩展名为 .bsf_____ ,它可以被其他图形设计文件 调用 ,以实现
多层次的系统电路设计。
18. 指定设计电路的输入/输出端口与目标芯片引脚的连接关系的过程称为__引脚锁定____。
19. Quartus II 中波形文件的扩展名是__ .vwf_______ 。
20. 在完成设计电路的输入/输出端口与目标芯片引脚的锁定后,再次对设计电路的仿真称为 ___
时序仿真__或__后仿真___。
21. 以 EDA 方式实现的电路设计文件,最终可以编程下载到__ FPGA_ _或_ CPLD _芯片中,完成
硬件设计和验证。
22. 在对设计文件编程下载时,需要选择的ByteBlaster(MV)编程方式,此编程方式对应计算机的
___并行口 编程下载通道,“MV”是 混合电压 的意思。
23. 一般将一个完整的 VHDL 程序称为 设计实体 。
24. VHDL 设计实体由 库和程序包 、 实体 、 结构体 、和 配置 等部分构成。其中
___实体 和 结构体 是设计实体的基本组成部分,它们可以构成最基本的 VHDL 程序。
25. VHDL 的设计实体由 实体声明 部分和 结构体 组成。
26. VHDL 的实体声明部分指定了设计单元的 输入/输出端口 或 引脚 ,它是设计实体
对外的一个通信界面,是外界可以看到的部分; VHDL 的结构体用来描述设计实体的 逻辑结构 和
____逻辑功能 ,它由 VHDL 语句构成,是外界看不到的部分。
27. VHDL 的普通标识符(或称“短标识符”)必须以 字母开头 ,后跟若干字母、数字或
评论0
最新资源