(完整版)EDA期末考试题1.docx资源-CSDN文库

版权申诉

18 浏览量 2022-11-05 12:08:42 上传评论收藏 29KB DOCX 举报

资源推荐

资源详情

资源评论

1.一个项目的输入输出端口是定义在（ A ）

1-5 ACDCD

6-10 CCACA

A. 实体中；.B. 结构体中；C. 任何位置；D. 进程中。

2. MAXPLUS2 中编译 VHDL 源程序时要求( C )

A. 文件名和实体可以不同名；B. 文件名和实体名无关；

C. 文件名和实体名要相同；D. 不确定。

3. VHDL 语言中变量定义的位置是(D )

A. 实体中中任何位置；B. 实体中特定位置；C. 结构体中任何位置；D. 结构体中特定位置。

4.可以不必声明而直接引用的数据类型是(C )

A. STD_LOGIC ；B. STD_LOGIC_VECTOR；C. BIT；D. ARRAY。

5. MAXPLUS2 不支持的输入方式是(D )

A 文本输入；.B. 原理图输入；C. 波形输入；D. 矢量输入。

6.大规模可编程器件主要有 FPGA、CPLD 两类，下列对 FPGA 结构与工作原理的描述中，正确

的是( C )

A. FPGA 全称为复杂可编程逻辑器件；B. FPGA 是基于乘积项结构的可编程逻辑器件；

C. 基于 SRAM 的 FPGA 器件，在每次上电后必须进行一次配置；

D. 在 Altera 公司生产的器件中，MAX7000 系列属 FPGA 结构。

7.下面不属于顺序语句的是( C )

A. IF 语句；B. LOOP 语句；C. PROCESS 语句；D. CASE 语句。

8. VHDL 语言是一种结构化设计语言；一个设计实体（电路模块）包括实体与结构体两部分，

实体体描述的是( A )

A. 器件外部特性；B. 器件的内部功能；C. 器件的综合约束；D. 器件外部特性与内部功

能。

9. 进程中的信号赋值语句，其信号更新是( C )

A. 按顺序完成；B. 比变量更快完成；C. 在进程的最后完成；D. 都不对。

10. 嵌套使用 IF 语句，其综合结果可实现：(A )

A. 带优先级且条件相与的逻辑电路；

B. 条件相或的逻辑电路；C. 三态控制电路；D. 双向控制电路。

一、单项选择题：（20 分）

1．

IP 核在 EDA 技术和开发中具有十分重要的地位；提供用 VHDL 等硬件描述

本内容试读结束，登录后可阅读更多

下载后可阅读完整内容，剩余7页未读，立即下载

内容反馈

版权申诉

xxpr_ybgg

粉丝: 6535
资源: 3万+

最新资源

资源上传下载、课程学习等过程中有任何疑问或建议，欢迎提出宝贵意见哦~我们会及时处理！点击此处反馈

feedback-tip