实验七 计数器
一、实验目的
1. 熟悉中规模集成计数器的逻辑功能及使用方法。
2. 掌握用中规模集成计数器构成任意进制计数器的方法。
3. 学习用集成触发器构成计数器的方法。
二、实验原理
计数器是一个用以实现计数功能的时序部件,它不仅可以用来对脉冲计数,还常用
作数字系统的定时、分频和执行数字运算以及其他特定的逻辑功能。计数器是由基本的
计数单元和一些控制门所组成,计数单元则由一系列具有存储信息功能的各类触发器构
成,这些触发器有 RS 触发器、T 触发器、D 触发器及 JK 触发器等。计数器在数字系统
中应用广泛,如在电子计算机的控制器中对指令地址进行计数,以便顺序取出下一条指
令,在运算器中作乘法、除法运算时记下加法、减法次数,又如在数字仪器中对脉冲的
计数等等。
计数器种类很多,按构成计数器中的各触发器是否使用一个时钟脉冲源来分,有同
步计数器和异步计数器;根据计数进制的不同,分为二进制计数器、十进制计数器和任
意进制计数器;根据计数的增减趋势,又分为加法、减法和可逆计数器;如按预置和清
除方式来分,则有并行预置、直接预置、异步清除和同步清除等;按权码来分,则有“8421”
码,“5421”码、余“3”码等计数器及可编程序功能计数器等等。目前,无论是 TTL 还是
CMOS 集成电路,都有品种较齐全的中规模集成计数电路。使用者只要借助于器件手册
提供的功能表和工作波形图以及引出端的排列,就能正确地运用这些器件。
1.十进制计数器 74LS90(二、五分频)
74LS90 是模二-五-十异步计数器。具有计数、清除、置 9 功能。74LS90 包含 M=2
和 M=5 两个独立的下降沿触发计数器,清除端和置 9 端两计数器公用,没有预置端。
模 2 计数器的时钟输入端为 A(CP
1
),输出端为 Q
A
;模 5 计数器的时钟输入端为 B(C
P
2
)。输出端由高位到低位为 Q
D
、Q
C
、Q
B
;异步置 9 端为S
91
和S
92
,高电平有效。即
只要 S
91
·S
92
=1,则输出 Q
D
Q
C
Q
B
Q
A
为 1001;异步清除端为 R
01
和 R
02
,当 R
01
·R
02
=1,
且 S
91
·S
92
=0时,输出 Q
D
Q
C
Q
B
Q
A
=0000;只有 R
01
·R
02
=0,S
91
·S
92
=0,即两者全无
效时,74LS90 才能执行计数操作。图 7-1 是异步十进制计数器 74LS90 的逻辑电路图。
根据功能表(表 7-1)可将 74LS90 接成模 2、模 5 和模 10 计数器。模 10 计数器有
两种接法,如图 7-2 所示。图(a)输出为 8421BCD 码,高低位顺序是:Q
D
Q
C
Q
B
Q
A
;图
(b)输出为 5421BCD 码,高低位顺序是 Q
A
Q
D
Q
C
Q
B
最高位 Q
A
的输出是对称方波。
从逻辑图看出,计数器具有如下功能:
R
91
R
92
=0,R
01
R
02
=1 时,计数器置全 0。
R
01
R
02
=0,R
91
R
92
=1 时,计数器置为 9,即 Q
D
Q
C
Q
B
Q
A
=1001。
CP
2
=0,CP
1
输入时钟,Q
A
输出,实现模 2 计数器。
31
评论0
最新资源