没有合适的资源?快使用搜索试试~ 我知道了~
基于FPGA的方波信号发生器.docx
1.该资源内容由用户上传,如若侵权请联系客服进行举报
2.虚拟产品一经售出概不退款(资源遇到问题,请及时私信上传者)
2.虚拟产品一经售出概不退款(资源遇到问题,请及时私信上传者)
版权申诉
0 下载量 79 浏览量
2022-11-01
19:32:11
上传
评论
收藏 120KB DOCX 举报
温馨提示
![preview](https://dl-preview.csdnimg.cn/86872353/0001-4f317f170295510ad75162e778803658_thumbnail-wide.jpeg)
![preview-icon](https://csdnimg.cn/release/downloadcmsfe/public/img/scale.ab9e0183.png)
试读
13页
。。。
资源推荐
资源详情
资源评论
![docx](https://img-home.csdnimg.cn/images/20210720083331.png)
![docx](https://img-home.csdnimg.cn/images/20210720083331.png)
![docx](https://img-home.csdnimg.cn/images/20210720083331.png)
![docx](https://img-home.csdnimg.cn/images/20210720083331.png)
![docx](https://img-home.csdnimg.cn/images/20210720083331.png)
![docx](https://img-home.csdnimg.cn/images/20210720083331.png)
![docx](https://img-home.csdnimg.cn/images/20210720083331.png)
![pdf](https://img-home.csdnimg.cn/images/20210720083512.png)
![docx](https://img-home.csdnimg.cn/images/20210720083331.png)
![docx](https://img-home.csdnimg.cn/images/20210720083331.png)
![docx](https://img-home.csdnimg.cn/images/20210720083331.png)
![](https://csdnimg.cn/release/download_crawler_static/86872353/bg1.jpg)
EDA 课程设计实验报告
基于 FPGA 的方波信号发生器
设计内容: 基于 FPGA 的方波信号发生器
代课老师:
学
姓
专
号:
名:
业: 电子与通信工程
摘要:本设计是采用了 EDA 技术设计的方波信号发生器。实现是基于 FPGA 语
言描述正弦波基波和多次谐波叠加模块,然后在 QuartusⅡ软件上实现波形的编
译,仿真和下载到 Cyclone 芯片上。整个系统由正弦波产生模块、数码管显示模
块、波形频率控制和波形幅度控制四个部分组成。最后经过 QuartusⅡ软件仿真,
证明此次设计可以通过多次谐波叠加形成方波,并通过频率控制和幅度控制改变方
波波形。
关键字:VHDL;QuartusⅡ;Cyclone;函数信号发生器
1、Quartus II 软件简介
1.1 Quartus II 软件介绍
Quartus II 是 Alera 公司推出的一款功能强大,兼容性最好的 EDA 工具软
件。该软件界面友好、使用便捷、功能强大,是一个完全集成化的可编程逻辑设计
环境,具有开放性、与结构无关、多平台完全集成化丰富的设计库、模块化工具、
支持多种硬件描述语言及有多种高级编程语言接口等特点。
![](https://csdnimg.cn/release/download_crawler_static/86872353/bg2.jpg)
Quartus II 是 Altera 公司推出的 CPLD/FPGA 开发工具,Quartus II 提供了
完全集成且与电路结构无关的开发包环境,具有数字逻辑设计的全部特性,包括:
可利用原理图、结构框图、VerilogHDL、AHDL 和 VHDL 完成电路描述,并将其保存
为设计实体文件;芯片平面布局连线编辑;功能强大的逻辑综合工具;完备的电路
功能仿真与时序逻辑仿真工具;定时/时序分析与关键路径延时分析;可使用
SignalTap II 逻辑分析工具进行嵌入式的逻辑分析;支持软件源文件的添加和创
建,并将它们链接起来生成编程文件;使用组合编译方式可一次完成整体设计流
程;自动定位编译错误;高效的期间编程与验证工具;可读入标准的 EDIF 网表文
件、VHDL 网表文件和 Verilog 网表文件;能生成第三方 EDA 软件使用的 VHDL 网表
文件和 Verilog 网表文件。
1.2 Quartus II 软件设计流程
(1) 打开 Quartus II 软件。
(2) 选择路径。注意:工作目录名不能有中文。
(3) 添加设计文件。
(4) 选择 FPGA 器件。Family 选择 Cyclone,240,8。
(5) 建立原理图或用 VHDL 语言描述设计电路。
(6) 对原理图或用 VHDL 语言进行编译,无误后进行添加信号。
(7) 对上述电路进行仿真。
(8) 进行管脚分配。
(9) 全局编译,采用 JTAG 或者 AS 模式进行下载测试.
2、系统设计方案
![](https://csdnimg.cn/release/download_crawler_static/86872353/bg3.jpg)
采用现场可编程逻辑阵列(Field Programmable Gate Array,FPGA)设计 DDS
电路比专用 DDS 芯片更具灵活性。因为只要通过改变 FPGA 内部波形存储器中的波
形数据,就可以实现任意波形输出,这使得用 FPGA 来实现 DDS 具有相当大的灵活
性。相比之下,FPGA 所能实现的功能完全取决于设计需求,可以简单也可以复
杂,另外,FPGA 芯片还支持在系统升级,虽然在精度和速度上略有不足,但是基
本上能满足绝大数系统的要求,并且,将 DDS 设计嵌入到 FPGA 内部所构成的系统
中,其系统成本并不会增加多少,而专用 DDS 芯片的价格一般也比 FPGA 高。因
此,采用 FPGA 来设计 DDS 系统具有较高的性价比。
本设计利用正弦波的基波和多次谐波合成方波,通过相关按键来调节方波的
频率相位和幅度,并在数码管上显示出来。
图 1
2.1 方波分解为多次正弦波之和的原理
代表周期性方波信号的函数
满足狄利克雷条件,即方波可以表示为多次正弦波之和。如图 2 所示方波信号,其
周期为 2 且正半周期负半周期是形状全同的矩形,在区间(0,2)内可用函数表示
为:
剩余12页未读,继续阅读
资源评论
![avatar-default](https://csdnimg.cn/release/downloadcmsfe/public/img/lazyLogo2.1882d7f4.png)
![avatar](https://profile-avatar.csdnimg.cn/dfba069df9d743e89798b70d3e80af24_xxpr_ybgg.jpg!1)
xxpr_ybgg
- 粉丝: 6559
- 资源: 3万+
上传资源 快速赚钱
我的内容管理 展开
我的资源 快来上传第一个资源
我的收益
登录查看自己的收益我的积分 登录查看自己的积分
我的C币 登录后查看C币余额
我的收藏
我的下载
下载帮助
![voice](https://csdnimg.cn/release/downloadcmsfe/public/img/voice.245cc511.png)
![center-task](https://csdnimg.cn/release/downloadcmsfe/public/img/center-task.c2eda91a.png)
安全验证
文档复制为VIP权益,开通VIP直接复制
![dialog-icon](https://csdnimg.cn/release/downloadcmsfe/public/img/green-success.6a4acb44.png)