数字电路数字时钟课程实验报告.pdf
版权申诉
188 浏览量
2022-07-09
15:53:53
上传
评论
收藏 562KB PDF 举报
数字时钟设计实验报告
一、
设计要求：
设计一个 24 小时制的数字时钟。
要求：计时、显示精度到秒；有校时功能。采用中小规模集成电路设计。
发挥：增加闹钟功能。
二、
设计方案：
由秒时钟信号发生器、计时电路和校时电路构成电路。
秒时钟信号发生器可由振荡器和分频器构成。
计时电路中采用两个 60 进制计数器分别完成秒计时和分计时；24 进制计数器完成时计时；
采用译码器将计数器的输出译码后送七段数码管显示。
校时电路采用开关控制时、分、秒计数器的时钟信号为校时脉冲以完成校时。
三、
电路框图：
译码器 译码器 译码器
时计数器
(24 进制)
分计数器
(60 进制)
秒计数器
(60 进制)
校 时 电 路
秒信号发生器
图一 数字时钟电路框图
四、
电路原理图：
（一）秒脉冲信号发生器
秒脉冲信号发生器是数字电子钟的核心部分，它的精度和稳定度决定了数字钟的质量。由振
荡器与分频器组合产生秒脉冲信号。
➢
振荡器: 通常用 555 定时器与 RC 构成的多谐振荡器，经过调整输出 1000Hz
脉冲。
➢
分频器: 分频器功能主要有两个，一是产生标准秒脉冲信号，一是提供功能
扩展电路所需要的信号，选用三片 74LS290 进行级联，因为每片为 1/10 分频器，三片级联好获
资源评论
xxpr_ybgg
- 粉丝: 6506
- 资源: 3万+
最新资源
- 背景music,用作业网轮地址
- comment_6e56cd5d6e140046ef1cd248910ea5ca.png
- 基于卷积神经网络的自动驾驶系统的设计与实现
- MySQL的执行原理-2.md
- 基于 FCN 网络对无人机俯拍下的生活场景语义分割（12类别）【包含数据集、完整代码、训练好的结果、权重文件等等】
- CISCN2024-re3-rust-baby(Frida多字节程序插桩爆破)
- soft：磁盘清理工具
- .netcore控制台使用Nssm打包windows服务，加winform管理服务界面
- db-college.sql
- wpf-dragdrop-treeview(WPF较好拖拽效果）.7z
资源上传下载、课程学习等过程中有任何疑问或建议，欢迎提出宝贵意见哦~我们会及时处理！
点击此处反馈
