Multisim数电仿真计数译码和显示电路.pdf
版权申诉
91 浏览量
2022-06-12
21:33:46
上传
评论
收藏 492KB PDF 举报
Multisim 数电仿真计数译码和显示电路
实验３.1１ 计数、译码和显示电路
一、实验目的:
1． 掌握二进制加减计数器的工作原理。
2. 熟悉中规模集成计数器及译码驱动器的逻辑功能和使用方法。
二、实验准备:
1.计数:
计数是一种最简单、最基本的逻辑运算,计数器的种类繁多,如按计数器中触
发器翻转的次序分类，可分为同步计数器和异步计数器;按计数器计数数字的增
减分类，可分为加法计数器、减法计数器和可逆计数器等。
由
JK
触发器组成的十进制异步加法计数器如图 3．1１.１所示。
J
cp
K
S
d
Q
_
Q
J
cp
K
S
d
Q
_
Q
J
Q
cp
_
K S
d
Q
J
1
Q
J
2
_
cp
Q
K
S
d
＆ ＆
进位
H
L
图 3．11．1
目前,各种类型的计数器已有专门的集成电路 ,例如 CD4017,它是一片十进
制计数/分频器,该器件具有１0 个译码输出端,每个译码输出通常处于低电平 ,
且在时钟脉冲由低到高的转换过程中依次进入高电平，每个输出在高电平维持
10 个时钟周期中的１个时钟周期，输出１0 进入低电平后,进位输出由低转到高,
并能与时钟允许端连成Ｎ级。表 3．１1.1 为其功能表,图３.11.2 是其管脚排列图。
表 3.１1.１:
时钟 时钟允许 复位
L
×
L
×
H L
× ×
H
↑
L L
↓ ×
L
× ↑
L
× ↓
L
输 出 状 态
不变
不变
计数器复位（
Q
0
=
H
，
Q
1
~
Q
9
=
L
)
进到下一级
不变
不变
进到下一级
剩余10页未读，继续阅读
评论0
最新资源