1、计数、译码、显示电路的设计 (2).pdf
版权申诉
193 浏览量
2022-06-12
18:34:35
上传
评论
收藏 138KB PDF 举报
实验四 计数、译码、显示电路的设计
1.实验目的
(1) 掌握中规模集成计数器（74LS160、74LS161）的使用及功能测试方法。
(2) 掌握用中规模集成计数器构成 N 进制计数器。
2.知识要点
(1)概述: 计数器是一个用以实现计数功能的时序部件。它不仅可用来计脉冲数，还常
用作数字系统的定时，分频和数字运算的逻辑功能。
计数器种类很多。按材料来分有 TTL 型及 CMOS 型，按工作方式来分有同步计数器和异
步计数器。根据计数制的不同分为二进制计数器、十进制计数器和N 进制计数器。
根据计数的增减趋势，又分为加法、减法和可逆计数器。还有可预置数和可编程功能计数器
等等。
(2) TTL 型四位二进制同步计数器 74LS160 功能介绍
本次实验选用 TTL 型四位二进制同步计数器 74LS160。它的主要功能有：
(a) 异步清除：当 CLR’=0,LD’=1 时 Q
0
Q
1
Q
2
Q
3
=0000。
(b) 同步预置：当 LD’=0,CLR’=1 时在 CP 上升沿作用下，Q
0
Q
1
Q
2
Q
3
=D
0
D
1
D
2
D
3。
。
(c) 计数：CLR’=1,LD’=`1 当使能端 ET
P
=ET
T
=1 时，对 CP 脉冲实现同步计数。
(d) 锁存：当使能端 ET
P
=0 或 ET
T
=0 时，计数器禁止计数，为保持状态。
74LS161 的功能表详见表 2—27 所示。
表 2—27 74LS160 功能表
状态
功能
清零
置数
计 数
保 持
输入
CLR’ LD’ ET
P
ET
T
CP D
3
D
2
D
1
D
0
0 1 × × × × × × ×
1 0 × × ↑ D
3
D
2
D
1
D
0
1 1 1 1 ↑ × × × ×
输出
Q
3
Q
2
Q
1
Q
0
0 0 0 0
D
3
D
2
D
1
D
0
计 数
1 1 0 × × × × × × 保 持
1 1 × 0 × × × × ×
(3) 74LS161 构成 N 进制计数器的方法：采用复位法或置位法通过在片外添加适当反馈
逻辑即可实现任意模（M）计数器。
本实验以模 10 计数器为例说明之：
(a) 复位法：利用清除端构成。即当计数计到 M 时，例如 M=10 则 Q
3
Q
2
Q
1
Q
0
=1010
（十进制 10）时通过反馈逻辑使 CLR’=0,强制计数器清零。该电路由于 1010 状态只是瞬间，
工作不太可靠，因此很少采用。
（b）置位法：利用预置端构成。把计数器输入端D
0
D
1
D
2
D
3
全部接地。当计数器计到 M-1
时，例如 1001（十进制 9 时）通过反馈逻辑使 LD’=0,则当第十个 CP 到来时，计数器输出
端为 Q
0
Q
1
Q
2
Q
3
=0000。这样可以克服利用清除端构成的计数器的缺点。
3．实验内容及要求
在实际应用中，往往需要多片计数器构成多位计数状态即计数器的级联方法。级联可
分为串行进位和并行进位两种。串行进位的级联电路其缺点是速度较慢。并行进位（也称超
前进位）后者比前者的速度大大提高。下面是分别用复位法、置数法实现60 进制计数器
评论0
最新资源