栏目导航:
首页 EDA技术 嵌入式系统 电子制作 PCB技术 综合技术 电路图 源码资料
当前位置：首页 > PCB技术 > S3C2410 印刷电路板布线注意事项
S3C2410 印刷电路板布线注意事项
随着现代数字系统开关频率的不断提升，高速数字系统的 PCB 设计成为摆在广大硬件工程师面前一个越来
越
当时钟上升边沿陡峭，时钟频率提升到一定程度以后，PCB 中的分布参数问题越来越明显，一根 10cm 长的 PC
B
一条简单的导体，很多情况下我们必须把它当作一个元件来对待。以三星 ARM9 处理器 S3C2410 为例，以下是
笔
EMI问题主要原因，并在以下章节针对性的提出 LAYOUT 注意事项。
1
、电源和地线是板上所有信号的公共通路，随着板上信号频率的增加，电源和地线组成的信号回路阻抗变得不
可
号会通过这个公共阻抗而相互影响。工程实践中可以从以下方面改进：
a)
对于四层及以上的 PCB，最好有独立的电源层和地层，完整的地层和电源层其交流阻抗要比普通 PCB 走线小
要在电源层和地层上走线，如果一定要走，请注意不要大片的割开电源或地层，尽量用短线割开，确保信号流过
电
候畅通无阻。
b)
对于没有条件使用完整的电源和地层的 PCB，要尽量的加粗电源和地线宽度，将电源尽量的设计成星形，其
根
板电源的引入点，在牵引到整板中任何元件（负载）以前。对于一些容易产生噪音的电路模块，比如 DC-DC 电
源
这个问题，避免其将噪音信号通过电源、地线扩散到整板。
c)
关注电流的实际流向，避免富含噪音分量的大电流信号，比如 DC-DC 电源滤波出去以前的路径影响到其它敏
音敏感的信号应当得到保护，比如
DC-DC的反馈回路，应当远离干扰源，其接地点须确保电平稳定。
d)
在多层地（铺铜）间打过孔，使各层地良好连通。
2
、 随着信号频率的增加，板上各种分布参数趋于明显，信号更容易通过寄生电容偶合到其它信号回路上，平行
线
talking(串扰)效应更容易发生。
3
、随着时钟频率增加，时钟信号上升沿日趋陡峭，这对导线的长度和阻抗匹配提出了更高的要求。当信号线的
长
值，导致电信号再起上的传播延迟时间大于信号本身的变化周期的时候，信号线须当作传输线来看待，须在其始
端
端采取一定的阻抗匹配措施，以遏制可能产生的反射、振铃等现象的产生。关于传输线理论和相关的计算，请参
考
献，在此不再赘述。对于 S3C2410 芯片为核心的系统来说， 需要注意的就是 CPU 和 SDRAM 之间的总线，通
常
频率在 100MHz,稍有不慎即有可能发生反射、振铃等问题，进行 PCB LAYOUT 时可遵从以下简单规则以尽量避
免
a) 尽量缩短 CPU 和 SDRAM 之间的走线长度，尽量使走线在 100MHz 的信号频率下呈现出集总电路的特性。
根
不超过50~70mm 被认为是安全的。
b)
尽量保持各条线的等长性。
c)
在时钟信号的驱动端（靠 CPU端）串入 22 欧姆左右的串联匹配电阻，以抑制反射波。
最后，在投板以前，对若干不放心的信号走线可以仿真验证一下，即使是 protel 也能帮我们完成这样的 SI 仿真
↑返回顶部
打印本
页
相关文章
字
体
作者： 来源： 日期：2006-11-27 点击：453
页码，1/2S3C2410 印刷电路板布线注意事项
2007-7-18http://www.dzkf.cn/html/PCBjishu/2006/1127/1105.html
