wishbone总线

preview
共3个文件
pdf：3个
wishbone
star 4星 · 超过85%的资源 需积分: 14 61 下载量 11 浏览量 2009-05-31 23:27:50 上传 评论 收藏 1.28MB RAR 举报
资源详情
资源评论
评论 收藏
xlong1
  • 粉丝: 2
  • 资源: 5
上传资源 快速赚钱
voice
center-task 前往需求广场，查看用户热搜

相关推荐

PDF

wishbone 总线介绍

对于了解认识 wishone 总线协议的朋友们来说很值得一看
pdf

wishbone总线学习

wishbone总线入门介绍，通俗易懂，可以作为wishbone入门的资料
docx

wishbone总线详细讲解（中文版）

很详细的WB总线协议、接口、时序讲解，并且有部分设计实例的代码。
star 5星 · 资源好评率100%
doc

wishbone 总线协议详解

wishbone总线是一种免费开放的总线协议，被大多数芯片厂商采用。
star 5星 · 资源好评率100%
application/pdf

wishbone总线规范第3版

wishbone总线规范第3版，常用的片上总线
zip

wb-axi:Wishbone <-> AXI 转换器

wb-axi Wishbone <-> AXI 接口和模块 地位 目前仅支持从 Wishbone 到 AXI4 和 AXI4-Lite 的转换。 突发未实现，将回退到单个读/写。 当前不支持 AXI 允许的所有额外功能（权限、锁定、缓存等）。 例子 wb_to_axi4_bridge #( .DW(32), .AW(32), .IDW(4) ) wb_to_axi4_bridg
pdf

Avalon_Wishbone总线转换桥的设计

verilog_IEEE官方标准手册，高清PDF版本，便于学习使用
pdf

基于FPGA的SDX总线与Wishbone总线接口设计

摘要 针对机载信息采集系统可靠性、数据管理高效性以及硬件成本的需求，介绍了基于硬件描述语言Verilog HDL设计的SDX总线与Wishbo ne总线接口转化的设计与实现，并通过Modelsim进行功能仿真，在QuartusⅡ软件平台上综合，终在Altera公司的CycloneⅢ系列FPGA上调试。实验证明了设计的可行性。 　　随着微电子设计技术与工艺的迅速发展，数字集成电路逐步发展到专用集成
pdf

基于FPGA的SDX总线与Wishbone总线接口设计.pdf

基于FPGA的SDX总线与Wishbone总线接口设计.pdf
application/msword

关于 wishbone 总线

WISHBONE为我们提供了灵活的连接结构，使我们能非常容易的定制自己的所需用途。它通过提供标准的数据交换协议，使用户非常方便进行TEAMWORK，把系统组件化，增加了模块的重用性。节省了二次开发的时间。
pdf

wishbone总线协议中文版

wishbone总线协议中文版，五十多页内容非常丰富，基本上用到的都有，包括读写时序等。
application/pdf

wishbone总线信号接口

wishbone总线信号接口详解，相信对你很有帮助
star 3星 · 编辑精心推荐
pdf

wishbone详细资料

wishbone b3详细资料，有兴趣可以看看。
rar

wishbone 总线的RTL级代码

本代码是由Opencore提供的相当的权威。
star 5星 · 资源好评率100%
application/pdf

Wishbone总线

Wishbone总线 Wishbone总线 Wishbone总线 Wishbone总线 Wishbone总线 Wishbone总线 Wishbone总线 Wishbone总线 Wishbone总线
pdf

基于Wishbone总线的UART IP核设计

绍了一种基于Wishbone总线的UART IP核的设计方法。该设计采用了自顶向下的模块化划分和有限状态机相结合的方法，由于其应用了标准的Wishbone总线接口，从而使微机系统与串行设备之间的通信更加灵活方便。验证结果...
application/pdf

WISHBONE总线协议下DDR存储控制器设计

WISHBONE总线协议下DDR存储控制器设计
zip

Nor flash controller源代码和文档说明，wishbone总线接口的.zip

Nor flash controller源代码和文档说明，wishbone总线接口的
pdf

论文研究-Wishbone总线接口在以太网控制器IP核中的应用 .pdf

Wishbone总线接口在以太网控制器IP核中的应用，郑拓，张荐，对于可移植IP核，Wishbone 片上系统互连结构是一种灵活的设计方法。利用Wishbone总线进行的互连通过建立一种标准的数据交换协议和通用��
zip

wbuart32:一个简单的，经过正式验证的基本UART控制器

另一个Wishbone（甚至AXI-lite）控制的UART 由于已经有许多人牵手提出了UART内核，...对我来说，这似乎也很好完美的（很好）对全部事情从一开始就写...我自己的UART内核。 [] 此Verilog内核包含两个UART模块，，。 每一个都可以通过一个32位字配置为几乎任何波特率，一个或两个停止位，五个到八个数据位以及奇，偶，标记或空间奇偶校验。 如果您正在寻找包含所有这些功
zip

wishbone代码

wishbone代码，含仿真，从Opencore上check out下来的，大家有兴趣可以看看，自己改改
star 4星 · 用户满意度95%
gz

ahb to wishbone bus

ahb to wishbone bus. no burst operation. verilog source code.
v

wishbone接口pwm生成

使用wishbone总线接口的，关于pwm波形生成的verilog代码
zip

WISHBONE_conmax.zip_wishbone_wishbone_conmax

很详细的wishbone总线学习借鉴代码和文档
docx

wishbone协议中文版.docx

wishbone协议中文版.docx
star 5星 · 资源好评率100%
rar

Nor flash controller代码设计和文档说明，wishbone总线接口的

Nor flash controller代码设计和文档说明，wishbone总线接口的
star 5星 · 资源好评率100%
application/pdf

Wishbone总线协议 B4

WISHBONE System-on-Chip (SoC)Interconnection Architecturefor Portable IP Cores Copyright Notice：This ebook is Copyright © 2010 OpenCores Wishbone最新版协议
application/msword

WishBone总线规范

有关于OPENCORES的wishbone总线的规范
pdf

嵌入式系统/ARM技术中的基于片内WISHBONE总线的高速缓存一致性实现

摘要：基于IP可重用的设计方法，利用WISHBONE总线协议，把两个已成功开发出的具有自主知识产权的THUMP内核在一个芯片上，实现了片上多处理器FPGA。开发重点是实现基于片内WISHBONE总线的高速缓存一致性协议。 关键词...