没有合适的资源?快使用搜索试试~ 我知道了~
第2章可编程逻辑器件.docx
0 下载量 80 浏览量
2022-11-18
15:28:18
上传
评论
收藏 124KB DOCX 举报
温馨提示
试读
23页
第2章可编程逻辑器件.docx
资源推荐
资源详情
资源评论
第二章可编程逻辑器件
概述
可编程逻辑器件〔PLD,ProgrammableLogicDevices〕是 20 世纪 70 年代开展起来的一种
集成器件。PLD 是大规模集成电路技术开展的产物,是一种半定制的集成电路,结合计算
机软件技术〔EDA 技术〕能够快速、方便地构建数字系统。
常用的 PLD 就其集成度而言可分为简单 PLD 和复杂 PLD 两大类,如图 2-1 所示。简单
PLD 包括 PROM、PLA、PAL、GAL 等,它们的集成度非常低,每只器件中可用的逻辑门大约在
500 门以下。复杂 PLD 芯片的集成度较高,现在大量使用的 CPLD、FPGA 器件都属于这一类,
它们是 20 世纪 80 年代中期开展起来的高密度芯片,每只器件可含有上万门可用的逻辑门。
图 2-1PLD 按集成度分类
可编程器件从结构上可分为乘积项结构器件和查寻表结构器件。前者的全然结构为“与
-或阵列〞的器件,大局部简单 PLD 和 CPLD 都属于那个范畴;后者是由简单的查寻表组成可
编程门,再构成阵列形式,FPGA 属于此类器件。
简单可编程器件
2.2.1PLD 的全然结构
可编程逻辑器件(PLD)的全然结构如图 2-2 所示,它由输进缓冲器、与阵列、或阵列、
输出缓冲器等 4 局部功能电路组成。
与阵列和或阵列是 PLD 的核心,通过用户编程可实现“与-或〞逻辑。其中,与阵列产
生逻辑函数所需的与项〔乘积项〕,而或阵列选择所需的与项,实现或逻辑,构成“与-或〞
逻辑函数〔乘积项之和〕。
输进缓冲电路要紧对输进变量进行预处理,为与阵列提供互补的输进变量,即原变量和
反变量。
输出缓冲电路要紧用来对输出的信号进行处理。关于不同的 PLD,其输出缓冲电路的结
构后非常大的差异,通常含有三态门、存放器、逻辑宏单元等。用户可依据需要进行编程,
实现不同类型的输出结构,即能输出组合逻辑信号,也能输出时序逻辑信号,并能决定输出
信号的极性。输出缓冲电路还能够把某些输出端,经相应通路引回到与阵列,使输出端具有
I/O 功能。
图 2-2 可编程逻辑器件(PLD)的全然结构
2.2.2PLD 的表示方法
用来描述 PLD 内部电路结构的一些表示方法,与通常逻辑电路的表示方法有所不同。这
些表示法的特点是将芯片内部的结构配置与逻辑图一一对应起来,使器件制造商和电路设计
者较轻易把握。PLD 的表示法在电路结构、物理结构、幅员的布局之间都有非常巧妙的映射,
因此读起来十分方便。
为了能形象地描述 PLD 的内部结构,并便于识读,现在广泛采纳下面的逻辑表示方法。
1.互补输进缓冲电路
PLD 中互补输进缓冲电路可用如图 2-3〔a〕所示的符号来表示,它等效与图 2-3〔b〕
的逻辑结构,即它的输出分不是输进 A 的原变量和反变量。
(a)(b)
图 2-3 互补输进缓冲电路
2.三态输出缓冲电路
在 PLD 器件封装引足有限的情况下,为充分利用有限的引足,常将一局部引足用作 I/O
端〔既可作为输进端,也可作为输出端〕使用。当 I/O 作为输出端时,经常用到具有一定驱
动能力的三态输出缓冲电路,它具有同相输出和反相输出两种形式,在 PLD 的逻辑电路中分
不以图 2-4〔a〕和〔b〕所示的符号表示,其真值表如表 2-1 所示。
表 2-1 三态输出缓冲电路的真值表
(a)〔b〕
图 2-4 三态输出缓冲电路
3.与、或门阵列
由于 PLD 的特不结构,用通用的逻辑门符号表 示 对 比
繁杂,特用一些常用符号来简化表示,PLD 中常用符 号 与 国
际符号对比表如表 2-2 所示。
C
A
F
Y
0
高阻
1
0
0
1
1
1
1
0
表 2-2PLD 中常用符号与国际符号对比表
图 2-5 是 PLD 阵列中连接关系的表示。十字交叉线表示此二线未连接;交叉线的交叉点
上打黑点,表示固定连接,即在 PLD 出厂时已连接;交叉线的交叉点上打叉,表示改点可编
程,在 PLD 出厂后通过编程,其连接可随时改变。
图 2-5PLD 的连接表示法
可编程与阵列是 PLD 的核心局部。为了便于对 PLD 逻辑关系的描述、编程和使用,可采
纳如图 2-5 所示的表示方法,它表示具有四个输进的与门。
四条竖线 A、B、C、D 均为输进线,输进到与门的横线称为乘积项线,输进线和乘积项
线的交叉点为编程点。在编程点处接有编程器件,如熔丝或可编程的 MOS 器件等。假设在编
程点处的编程器件将输进线和乘积项线接通时,那么在编程点处以“X〞或“.〞表示。假设
在编程点处的编程器件将输进线和乘积项线没有接通时,那么在编程点处无“X〞或“·〞
表示。例如,在图 2-6 中,输进线 A 与乘积项线采纳固定连接;输进线 B 和 C 与乘积项线采
纳可编程连接;输进线 D 和乘积项线没有连接。因而该图中与逻辑电路的乘积项输出为
F=ABD。
同样,当 PLD 中有可编程的或阵列时,其表示方法为图 2-7 所示的形式。编程点的表示
方法和与阵列相同。因此改图的逻辑关系为:F=A+C。
多输进端的与或阵列也可表示成图 2-8 所示的形式。该图的逻辑关系为:Y=AB+BC+CD+AD。
图 2-6 四输进与阵列表示方法图 2-7 四输进或阵列表示方法
图 2-8 多输进端的与或阵列表示方法
4.逻辑宏单元
逻辑宏单元结构是将“与-或〞阵列与触发器或存放器单元进行组合〔包括相应的相应
单元〕来构成器件内部的逻辑单元。逻辑宏单元是高密度可编程器件中的一个特不重要的全
然结构。
如 Lattic、Altera、Xilinx 和 AMD 等公司在各自生产的 PLD 产品的宏单元设计上有着
各自的特点。但总的来讲,宏单元结构具有以下几个方面的特点:
提供时序逻辑需要的触发器或存放器,同时能够进行各种组态。
提供各种形式的 I/O 方式。
提供内部相应信号,操纵输出的逻辑极性。
分配操纵信号,如存放器的时钟和复位信号、三态门的输出使能信号。
简单 PLD 全然结构大致相同,依据与或阵列是否可编程分为三类:
与固定、或编程:PROM;
与或全编程:PLA;
与编程、或固定:PAL、GAL。
下面简单介绍一下各种简单 PLD 的工作原理和全然结构。
2.2.3PROM
在数字电子技术中提到的 PROM 实质上是可编程逻辑器件,它包含一个与固定连接的与
阵列〔该与阵列确实是基本全译码的地址译码器〕和一个可编程的或门阵列。相应地,4 位
输进地址码的 PROM 可用图 2-9〔a〕所示的 PLD 表示法描述。
半加器的逻辑表达式如下所示:
那么用 PROM 完成的半加器逻辑阵列如图 2-9〔b〕所示。
〔a〕〔b〕
图 2-9PROM 表示的 PLD 阵列及半加器表示
由于 PROM 中的与阵列是一个固定的全译码阵列,当输进变量较多时,必定会导致器件
工作速度落低,同时 PROM 的体积较大,本钞票也较高,因此它要紧不是作为可编程逻辑器
件来使用。因而出现了 PLA。
2.2.4 PLA
可编程逻辑阵列 PLA 采纳与门阵列和或门阵列基本上可编程的逻辑结构,其逻辑阵列
图如图 2-10 所示。显然 PLA 不需要包含输进变量的所有最小项,仅仅需要包含在逻辑功能
中实际要求的那些最小项。PROM 随着输进变量增加,规模迅速增加的咨询题在 PLA 中大大
缓解。PLA 的利用率大大提高了。
2-10PLA 的逻辑阵列图
尽管 PLA 的利用率较高,但是需要由逻辑函数的与或最简表达式,关于多输出函数需要
提取、利用公共的与项,设计的软件算法对比复杂,尤其是多输进变量和多输出的逻辑函数,
处理上更加困难。此外,PLA 的两个阵列均为可编程的,不可防止地使编程后器件的运行速
度下落了。人们在 PLA 后,又设计了另外一种可编程器件,即 PAL。
2.2.5 PAL
可编程阵列逻辑 PAL 也是与或阵列结构,但仅与阵列能够编程,或阵列是固定的,其逻
辑结构图如图 2-11 所示。由于 PAL 的或阵列是固定的,一般用图 2-12 表示 PAL 的结构。
剩余22页未读,继续阅读
资源评论
xinkai1688
- 粉丝: 344
- 资源: 8万+
上传资源 快速赚钱
- 我的内容管理 展开
- 我的资源 快来上传第一个资源
- 我的收益 登录查看自己的收益
- 我的积分 登录查看自己的积分
- 我的C币 登录后查看C币余额
- 我的收藏
- 我的下载
- 下载帮助
安全验证
文档复制为VIP权益,开通VIP直接复制
信息提交成功