没有合适的资源?快使用搜索试试~ 我知道了~
(自考02325李学干版)计算机系统结构课后习题.doc
1.该资源内容由用户上传,如若侵权请联系客服进行举报
2.虚拟产品一经售出概不退款(资源遇到问题,请及时私信上传者)
2.虚拟产品一经售出概不退款(资源遇到问题,请及时私信上传者)
版权申诉
0 下载量 93 浏览量
2022-07-07
19:45:29
上传
评论 2
收藏 579KB DOC 举报
温馨提示
试读
19页
(自考02325李学干版)计算机系统结构课后习题.doc
资源推荐
资源详情
资源评论
1 / 19
第二章 数据表示与指令系统
1.数据结构和机器的数据表示之间是什么关系?确定和引入数据表示的基
本原则是什么?答:数据表示是能由硬件直接识别和引用的数据类型。数据
结构反映各种数据元素或信息单元之间的结构关系。 数据结构要通过
软件映象变换成机器所具有的各种数据表示实现,所以数据表示是数据结构
的组成元素。不同的数据表示可为数据结构的实现提供不同的支持,表现在
实现效率和方便性不同。数据表示和数据结构是软件、硬件的交界面。
除基本数据表示不可少外,高级数据表示的引入遵循以下原则:
(1)看系统的效率有否提高,是否养活了实现时间和存储空间。
(2)看引入这种数据表示后,其通用性和利用率是否高。2.标志符数据表
示与描述符数据表示有何区别?描述符数据表示与向量数据表示对向量数
据结构所提供的支持有什么不同?答:标志符数据表示与描述符数据表示的
差别是标志符与每个数据相连,合存于同一存储单元,描述单个数据的类型
特性;描述符是与数据分开存放,用于描述向量、数组等成块数据的特征。
描述符数据表示为向量、数组的的实现提供了支持,有利于简化高级
语言程序编译中的代码生成,可以比变址法更快地形成数据元素的地址。但
描述符数据表示并不支持向量、数组数据结构的高效实现。而在有向量、数
组数据表示的向量处理机上,硬件上设置有丰富的赂量或阵列运算指令,配
有流水或阵列方式处理的高速运算器,不仅能快速形成向量、数组的元素地
址,更重要的是便于实现把向量各元素成块预取到中央处理机,用一条向量、
数组指令流水或同时对整个向量、数组高速处理.如让硬件越界判断与元素
运算并行。这些比起用与向量、阵列无关的机器语言和数据表示串行实现要
高效的多。3.堆栈型机器与通用寄存器型机器的主要区别是什么?堆栈型
机器系统结构为程序调用哪些操作提供了支持?答: 通用寄存器型机
器对堆栈数据结构实现的支持是较差的。表现在:(1)堆栈操作的指令少,
功能单一;(2)堆栈在存储器,访问堆栈速度低;(3)堆栈通常只用于保存
于程序调用时的返回地址,少量用堆栈实现程序间的参数传递。 而堆
栈型机器则不同,表现在:(1)有高速寄存器组成的硬件堆栈,并与主存中
堆栈区在逻辑上组成整体,使堆栈的访问速度是寄存器的,容量是主存的;
(2)丰富的堆栈指令可对堆栈中的数据进行各种运算和处理;(3)有力地支
持高级语言的编译;(4)有力地支持子程序的嵌套和递归调用。 堆栈
型机器系统结构有力地支持子程序的嵌套和递归调用。在程序调用时将返回
地址、条件码、关键寄存器的容等全部压入堆栈,待子程序返回时,再从堆
栈中弹出。4.设某机阶值 6 位、尾数 48 位,阶符和数符不在其,当尾数分
别以 2、8、16 为基时,在非负阶、正尾数、规格化数情况下,求出其最小
阶、最大阶、阶的个数、最小尾数值、最大尾数值、可表示的最小值和最
大值 及可 表示 的规 格化 数的 总个 数。 解: 依题意知:p=6 m=48
rm=2, 8, 16,m'=m/log2(rm),列下表:
p=6,m=48,rm=2(m'=48)
p=6,m=48,rm=8(m'=16)
p=6,m=48,rm=16(m'=12)
最小阶(非
负阶,最小
为 0)
0
0
0
最大阶
(2^p-1)
2^6-1
2^6-1
2^6-1
最小尾数值
(rm^(-1))
1/2
1/8
1/16
最大尾数值
(1-rm^(-m'))
1-2^(-48)
1-8^(-16),即(1-2^(-48))
1-16^(-12),即(1-2^(-48))
可表示的最
小值
1/2
1/8
1/16
可表示的最
大值
2^63*(1-2^(-48))
8^63*(1-8^(-16))
16^63*(1-16^(-12))
阶的个数
(2^p)
2^6
2^6
2^6
可表示的尾
数的个数
2^48*(2-1)/2
8^16*(8-1)/8
16^12*(16-1)/16
可表示的规
格化数的个
数
2^6*2^48*(2-1)/2
2^6*8^16*(8-1)/8
2^6*16^12*(16-1)/16
note:
可 表 示 的 最 小 值 =rm^( 最 小 阶 )* 最 小 尾 数 值
=rm^0*rm^(-1)=rm^(-1); 可表示的最大值=rm^(最大阶)*最大
尾 数 值 =rm^(2^p-1)*(1-rm^(-m')); 可 表 示 的 尾 数 的 个 数
=rm^m'*(rm-1)/rm; 可表示的规格化数的个数=阶的个数*尾数的
个数=2^p*rm^m'*(rm-1)/rm。5.(1)浮点数系统使用的阶基 rp=2,
阶值位数 p=2,尾数基值 rm=10,以 rm 为基的尾数位数 m''=1,按照使用
的倍数来说,等价于 m=4,试计算在非负阶、正尾数、规格化情况下的最小
尾数值、最大尾数值、最大阶值、可表示的最小值和最大值及可表示数的
个数。(2)对于 rp=2,p=2,rm=4,m'=2,重复以上计算。解: 依题
意列下表:
p=2,rm=10,m'=1
p=2,rm=4,m'=2
最小尾数值
10^-1=0.1
4^-1=0.25
最大尾数值
1-10^-1=0.9
1-4^-2=15/16
最大阶值
2p^-1=3
3
可表示的最小值
0.1
0.25
可表示的最大值
10^3*0.9=900
4^3*15/16=60
可表示数的个数
36
48
题 中 “ 按 照 使 用 的 倍 数 来 说 , 等 价 于 m=4, ” 这 个 m=4, 因 为
2^3<10<2^4,等价为实际要 4 个二进制位,表示 RM=10 为基的一位
6.由 4 位数(其中最低位为下溢附加位)经 ROM 查表舍入法,下溢
处理成 3 位结果,设计使下溢处理平均误差接近于零的 ROM 表,列出 ROM
编码表地址与容的对应关系。解: ROM 编码表地址与容的对应关系
地
址
0000
0001
0010
0011
0100
0101
0110
0111
1000
1001
1010
1011
1100
1101
1110
1111
容
000
001
001
010
010
011
011
100
100
101
101
110
110
111
111
111
7.变址寻址和基址寻址各适用于何种场合?设计一种只用 6 位地址码就可
指向一个址空间中任意 64 个地址之一的寻址机构。答: 基址寻址是
对逻辑地址空间到物理地址空间变换的支持,以利于实现程序的动态再定位。
变址寻址是对数组等数据块运算的支持,以利于循环。将址空间 64 个地址
分块,用基址寄存器指出程序所在块号,用指令中 6 位地址码表示该块 64
个地址之一,这样基址和变址相结合可访问址任意 64 个地址之一。比如地
址空间很大,为 0-1023,只用 6 位地址码就可以指向这 1024 个地址中的
任意 64 个。剖析: 比如地址空间很大,1024,就是分成 16 个块,
块号放在寄存器中,块地址放在地址位中,寄存器容和地址位结合,就能达
到要求了。
2 / 19
8. 经 统 计 , 某 机 器 14 条 指 令 的 使 用 频 度 分 别 为 :
0.01,0.15,0.12,0.03,0.02,0.04,0.02,0.04,0.01,0.13,0.15,
0.14,0.11,0.03。分别求出用等长码、Huffman 码、只有两种码长的扩
展操作码 3 种编码方式的操作码平均码长。解: 等长操作码的平均码长
=4 位;Huffman 编码的平均码长=3.38 位;只有两种码长的扩展操作码的
平均码长=3.4 位。9.若某机要求:三地址指令 4 条,单地址指令 255 条,
零地址指令 16 条。设指令字长为 12 位.每个地址码长为 3 位。问能否以
扩展操作码为其编码?如果其中单地址指令为 254 条呢?说明其理由。答:①
不能用扩展码为其编码。 ∵指令字长 12 位,每个地址码占 3 位;
∴三地址指令最多是 2^(12-3-3-3)=8 条, 现三地址指令需 4
条, ∴可有 4 条编码作为扩展码, ∴单地址指令最多为 4×2^3
×2^3=2^8=256 条, 现要求单地址指令 255 条,∴可有一条编码作
扩展码 ∴零地址 指令最多为 1 ×2^3=8 条 不满足题目要求
∴不可能以扩展码为其编码。 ②若单地址指令 254 条,可以用
扩展码为其编码。 ∵依据①中推导,单地址指令中可用 2 条编码作为
扩展码 ∴零地址指令为 2×2^3=16 条,满足题目要求
note:
三地址指令格式: 操作码地址码地址码地址码
3 位 3 位 3 位 3 位
单地址指令格式: 操作码地址码
9 位 3 位 所以前面 9 位由于三地址指令用了最前面 3 位,还有中间 6
位可作为编码(也就是总共可以有 9 位作为单地址指令的指令操作码的编
码)。减去 3 地址指令的 4 条,有 4*2^6=256 条,但由于韪目要求要有
255 条,所以剩下一个编码,已经用了 9 位的全部编码,最后零地址指令
(全部 12 位都可作为操作码的编码)还有 1*2^3=8(这是 12 位编码中最
后三位的)若只要求 254 种,则可以有(256-254)*2^3=16 条 10.某机
指令字长 16 位。设有单地址指令和双地址指令两类。若每个地址字段为 6
位.且双地址指令有 X 条。问单地址指令最多可以有多少条?答: 单地址
指令最多为(16-X)×2^6 P.S.双地址指令最多是
2^(16-6-6)=2^4=16 条, 现双地址指令有 X 条, ∴可有(16-X)条
编码作为扩展码, ∴单地址指令最多为(16-X)×2^6=256 条 11.何
谓指令格式的优化?简要列举包括操作码和地址码两部分的指令格式优化
可采用的各种途径和思路。答:指令格式的优化指如何用最短位数表示指令
的操作信息和地址信息,使程序中指令的平均字长最短。 ①操作码的
优化 采用 Huffman 编码和扩展操作码编码。 ②对地址码的优化:
采用多种寻址方式; 采用 0、1、2、3 等多种地址制; 在同
种地址制再采用多种地址形式,如寄存器-寄存器型、寄存器-主存型、主
存-主存型等; 在维持指令字在存储器按整数边界存储的前提下,使用
多种不同的指令字长度。12.某模型机 9 条指令使用频率为:
ADD(加)30% SUB(减)24% JOM(按负转移) 6%
STO(存) 7% JMP(转移)7% SHR(右移) 2%
CIL(循环) 3%CLA(清加) 20% STP(停机) 1%
要求有两种指令字长,都按双操作数指令格式编排,采用扩展操作码,并
限制只能有两种操作码码长。设该机有若干通用寄存器,主存为 16 位宽,
按字节编址,采用按整数边界存储。任何指令都在一个主存周期中取得,
短指令为寄存器-寄存器型,长指令为寄存器-主存型,主存地址应能变址
寻址。(1)仅根据使用频率,不考虑其它要求,设计出全 Huffman 操作码,
计算其平均码长;(2)考虑题目全部要求,设计优化实用的操作形式,并计
算其操作码的平均码长;(3)该机允许使用多少可编址的通用寄存器?(4)
画出该机两种指令字格式,标出各字段之位数;(5)指出访存操作数地址寻
址的最大相对位移量为多少个字节?解: 第(1)和(2)中 Huffman 和
扩展操作码的编码及平均码长如下表:
指令 Ii
使用频度 Pi
Huffman 编码
扩展操作码编码
I1
I2
I3
I4
I5
I6
I7
I8
I9
30%
24%
20%
7%
7%
6%
3%
2%
1%
10
00
01
1100
1101
1110
11110
111110
111111
00
01
10
11000
11001
11010
11011
11100
11101
西个马 pili
2.61
2.78
(3)8 个。 (4)两种指令格式如下图所示:
2 位 3 位 3 位
OP R1 R2
操作码 寄存器 1 寄存器 2
5 位 3 位 3 位 5 位
OP R1 X d
操作码 寄存器 1 变址寄存器 相对位移
主存逻辑地址
(5)访存操作数地址寻址的最大相对位移量为 32 个字节。13.设计
RISC 机器的一般原则及可采用的基本技术有那些?答:一般原则: (1)
确定指令系统时,只选择使用频度很高的指令及少量有效支持操作系统,高
级语言及其它功能的指令; (2)减少寻址方式种类,一般不超过两种;
(3)让所有指令在一个机器周期完成; (4)扩大通用寄存器个数,
一般不少于 32 个,尽量减少访存次数; (5)大多数指令用硬联实现,
少数用微程序实现; (6)优化编译程序,简单有效地支持高级语言实
现。 基本技术: (1)按 RISC 一般原则设计,即确定指令系统时,
选最常用基本指令,附以少数对操作系统等支持最有用的指令,使指令精简。
编码规整,寻址方式种类减少到 1、2 种。 (2)逻辑实现用硬联和微程
序相结合。即大多数简单指令用硬联方式实现,功能复杂的指令用微程序实
现。 (3)用重叠寄存器窗口。即:为了减少访存,减化寻址方式和指
令格式,简单有效地支持高级语言中的过程调用,在 RISC 机器中设有大量
寄存嚣,井让各过程的寄存器窗口部分重叠。 (4)用流水和延迟转移
实现指令,即可让本条指令执行与下条指令预取在时间上重叠。另外,将转
移指令与其前面的一条指令对换位置,让成功转移总是在紧跟的指令执行之
后发生,使预取指令不作废,节省一个机器周期。 (5)优化设计编译
系统。即尽力优化寄存器分配,减少访存次数。不仅要利用常规手段优化编
译,还可调整指令执行顺序,以尽量减少机器周期等。14.简要比较 CISC
机器和 RISC 机器各自的结构特点,它们分别存在哪些不足和问题?为什么
说今后的发展应是 CISC 和 RISC 的结合?答:CISC 结构特点:机器指令系
统庞大复杂。 RISC 结构特点:机器指令系统简单,规模小,复杂度低。
CISC 的问题: (1)指令系统庞大,一般 200 条以上; (2)
指令操作繁杂,执行速度很低; (3)难以优化生成高效机器语言程序,
3 / 19
编译也太长,太复杂; (4)由于指令系统庞大,指令的使用频度不高,
降低系统性能价格比,增加设计人员负担。 RISC 的问题; (1)
由于指令少,在原 CISC 上一条指令完成的功能现在需多条 RISC 指令才能
完成,加重汇编语言程序设计负担,增加了机器语言程序长度,加大指令信
息流量。 (2)对浮点运算和虚拟存储支持不很强。 (3)RISC 编
译程序比 CISC 难写。 由于 RISC 和 CISC 各有优缺点,在设计时,应
向着两者结合,取长补短方向发展。
第三章 总线、中断与输入输出系统
1.简要举出集中式串行,定时查询和独立请求 3 种总线控制方式的优缺点。
同时分析硬件产生故障时通讯的可靠性。答:
控制
方式
优点
缺点
串行
(1)选择算法简单。
(2)控制线数少,只需要
3 根,且不取决于部件数
量。
(3)可扩充性好。
(1)对“总线可用”线及其有关电路失效敏感。
(2)灵活性差,如果高优先级的部件频繁
要求使用总线,离总线控制器远的部件就
难以获得总线使用权。
(3)“总线可用”信号顺序脉动地通过各个
部件,总线的分配速度慢。
(4)受总线长度的限制,增减和移动部件
受限制。
定时
查询
(1)灵活性强,部件的优
先次序由程序控制。
(2)可靠性高,不会因某
个部件失效而影响其它
部件使用总线。
(1)总线的分配速度不能很高。
(2)控制较为复杂。
(3)控制线数多,需要 2+log2N 根。
(4)可扩充性差。
独立
请求
(1)灵活性强,部件的优
先次序由程序控制。
(2)能方便地隔离失效部
件的请求。
(3)总线的分配速度快。
(1)控制较为复杂。
(2)控制线数多,要控制 N 个设备,需要
有 2N+1 根控制线。
2.设中断级屏蔽位“1”对应于开放,“0”对应于屏蔽,各级中断处理程序
的中断级屏蔽位设置如下:
中断级屏蔽位
中断处理程序级别
1 级
2 级
3 级
4 级
第 1 级
0
0
0
0
第 2 级
1
0
1
0
第 3 级
1
0
0
0
第 4 级
1
0
1
0
(1)当中断响应优先次序为 1→2→3→4 时,其中断处理次序是什
么? (2)如果所有的中断处理都各需 3 个单位时间,中断响应和中断返
回时间相对中断处理时间少得多。当机器正在运行用户程序时,同时发生第 2,
3 级中断请求,过两个单位时间,又同时发生第 1,4 级中断请求,试画出
程序运行过程示意图。答: (1)当中断响应优先次序为 1→2→3→4 时,
其中断处理次序为 1→3→4→2。
(2)
3. 若 机 器
共有 5 级中断,中断响应优先次序为 1→2→3→4→5,要求其实际的中断
处理次求序 1→4→5→2→3。(1)设计各级中断处理程序的中断级屏蔽位
(令“1”对应于开放,“0”对应于屏蔽);(2)若在运行用户程序时,同时
出现第 4,2 级中断请求,而在处理第 2 级中断未完成时,又同时出现第
1,3,5 级中断请求,请画出此程序运行过程示意图。答: (1)中断
级屏蔽位设置如下图:
中断级屏蔽位
中断处理程序级别
1 级
2 级
3 级
4 级
5 级
第 1 级
1
1
1
1
1
第 2 级
0
1
1
0
0
第 3 级
0
0
1
0
0
第 4 级
0
1
1
1
1
第 5 级
0
1
1
0
1
(2)中断过程示意图:如图
2、4 中断同时出
现,进行排队器。
首先响应第 2
级中断请求,屏蔽字为 01100,表明其对第 4 级中断请求开放,所以转去响
应第 4 级中断请求并进行处理。
响应 4,中断 4 运行结束,回 2。
1、3、5 进入排队器。
第 2 级中断请求的处理请求被中断,转去响应第 1 级中断请求并进行处理。
响应第 5 级中断请求并进行处理。
继续响应并处理第 2 级中断处理请求,结束后返回用户程序。
最后处理第 3 级中断请求。
4 / 19
4.简述字节多路,数组多路和选择通道的数据传送方式。答: 字
节多路通道适用于连接大量的像光电机等字符类低速设备。这些设备传
送一个字符(字节)的时间很短,但字符(字节)间的等待时间很长。通
道“数据宽度”为单字节,以字节交叉方式轮流为多台设备服务,使效率
提高。字节多路通道可有多个子通道,同时执行多个通道程序。 数
组多路通道适合于连接多台象磁盘等高速设备。这些设备的传送速率很
高,但传送开始前的寻址辅助操作时间很长。通道“数据宽度”为定长
块,多台设备以成组交叉方式工作,以充分利用并尽可能重叠各台高速设备
的辅助操作时间。传送完 K 个字节数据,就重新选择下个设备。数组多路通
道可有多个子通道,同时执行多个通道程序。 选择通道适合于连接象
磁盘等优先级高的高速设备,让它独占通道,只能执行一道通道程序。通道
“数据宽度”为可变长块,一次将 N 个字节全部传送完,在数据传送期只选
择一次设备。5.如果通道在数据传送期中,选择设备需 9.8μs,传送一个
字节数据需 0.2μs。某低速设备每隔 500μs 发出一个字节数据传送请求,
问至多可接几台这种低速设备?对于如下 A~F6 种高速设备,一次通讯传送
的字节数不少于 1024 个字节,问哪些设备可以挂在此通道上?哪些则不能?
其中 A—F 设备每发出一个字节数据传送请求的时间间隔分别为(单位为μ
s): 表 3-5
设备
A
B
C
D
E
F
发申请间隔(μs)
0.2
0.25
0.5
0.19
0.4
0.21
答: (1)至多可连接 50 台低速的外设。剖析: 根据题意可知:低
速设备应挂接在字节多路通道上,字节多路通道的通道极限流量为:
fmax.byte=1/(TS+TD)>=fbyte
通道极限流量应大于或等于设备对通道要求的流量 fbyte。 如
果字节多路通道上所挂设备台数为 m,设备的速率为 fi,为了不丢失信息,
应满足:
1/(TS+TD)>=m*fi
fi 也就是设备发出字节传送请求间隔时间(500μs)的倒数,所以:
m<=1/((TS+TD)*f)=500/(9.8+0.2)=50( 台 ) (2) 设 备
B,C,E,F 可以挂在此通道上,设备 A,D 则不能。剖析: 思路一:从
传送字节速率上入手。 A~F 是高速设备,应挂接在选择通道上,选择
通 道 的 极 限 流 量 为 :
fmax.select=N/(TS+N*TD)=1/((TS/N)+TD)=1/((9.8/1024)
+0.2)=1/0.21(约) 通道上所挂设备的最大速率 fi.max 应小于或
等于通道的极限流量。 由表 3-5 可得出
设备
A
B
C
D
E
F
传送速率(B/μs)
1/0.2
1/0.25
1/0.5
1/0.19
1/0.4
1/0.21
所以,B、C、E、F 可挂在该通道上。A、D 不能。 思路二:从传
送字节时间上入手。 对于高速设备,由于一次传送字节数不少于
1024byte ∴该通道一次传送数据的时间为 9.8μs+1024×0.2μs
=214.6μs 由表 3-5 可得出每台设备发送 1024 字节的时间间隔分
别为:
设备
A
B
C
D
E
F
传送时间(μs)
204.8
256
512
194.56
409.6
215.04
∴为使数据不丢失,B、C、E、F 可挂在该通道上。A、D 不能。6.某
字节多路通道连接 6 台外设,某数据传送速率分别如表中所列。
设备
1
2
3
4
5
6
传送速率(KB/s)
50
15
100
25
40
20
(1)计算所有设备都工作时的通道实际最大流量:(2)如果设计的通道工作
周期使通道极限流量恰好与通道最大流量相等,以满足流量设计的基本要求,
同时让速率越高的设备被响应的优先级越高。当 6 台设备同时发出请求开
始,画出此通道在数据传送期响应和处理各外设请求的时间示意图。由此
你发现了什么问题?(3)在(2)的基础上,在哪台设备设置多少个字节的缓
冲器就可以避免设备信息丢失?那么,这是否说书中关于流量设计的基本要
没 有 必 要 的 了 呢 ? 为 什 么 ? 解 : (1) 实 际 最 大 流 量 =
50+15+l00+25+40+20=250KB/S。 (2)通道响应和处理各设备请
求的时间示意图
由此发现由于高速设备的响应优先级高,使低速设备 2 造成数据丢失。
(3)在 2 中各设两个字节的缓冲区即可。这并不说明流量设计的基本条件是
不必要的,因为若基本条件不满足,无论设备优先级如何确定总有设备的信
息会丢失。剖析: (2)由各设备的传送字节速率可解其连续发出传送
请求的时间间隔分别为:
设备
1
2
3
4
5
6
发申请间隔(μs)
20
67(约)
10
40
25
50
7.通道型 I/O 系统由一个字节多路通道 A(其中包括两个子通道 Al 和
A2),两个数组多路通道 B1 和 B2 及一个选择通道 C 构成,各通道所接设
备和设备的数据传送速率如表所示。(1)分别求出各通道应具有多大设计流
量才不会丢失信息;(2)设 I/O 系统流量占主存流量的 1/2 时才算流量平
衡,则主存流量应达到多少?
通道号
所接设备的数据传送速率(KB/s)
子通道 A1
50 35 20 20 50 35 20 20
字节多路通道
子通道 A2
50 35 20 20 50 35 20 20
数组多路通道 B1
500 400 350 250
数组多路通道 B2
500 400 350 250
选择通道 C
500 400 350 250
解: (1)要不丢失信息,各通道需要达到的流量:字节多路通道子通道
A1:0.25KB/S; 字 节 多 路 通 道 子 通 道 A2:0.25KB/S; 数 组 多 路 通 道
B1:500KB/s; 数 组 多 路 通 道 B2:500KB/s; 选 择 通 道 C:500KB/s 。
(2)主存流量应达到 4MB/S。剖析: (1)设备要求字节多路通道
或其子通道的实际最大流量,是该通道所接各设备的字节传送速率之
和; 设备要求数组多路通道或选择通道的实际最大流量,是该通道所接
各设备的字节传送速率中的最大者。 (2)I/O 系统中,各种通道和子
通道可以并行工作,因此,I/O 系统的最大流量应等于各通道最大流量之和。
第四章 存储体系
1.设二级虚拟存储器的 TA1=10-7s、TA2=10-2s,为使存储层次的访问效
剩余18页未读,继续阅读
资源评论
xinkai1688
- 粉丝: 322
- 资源: 8万+
上传资源 快速赚钱
- 我的内容管理 展开
- 我的资源 快来上传第一个资源
- 我的收益 登录查看自己的收益
- 我的积分 登录查看自己的积分
- 我的C币 登录后查看C币余额
- 我的收藏
- 我的下载
- 下载帮助
最新资源
- 论文(最终)_20240430235101.pdf
- 基于python编写的Keras深度学习框架开发,利用卷积神经网络CNN,快速识别图片并进行分类
- 最全空间计量实证方法(空间杜宾模型和检验以及结果解释文档).txt
- 5uonly.apk
- 蓝桥杯Python组的历年真题
- 2023-04-06-项目笔记 - 第一百十九阶段 - 4.4.2.117全局变量的作用域-117 -2024.04.30
- 2023-04-06-项目笔记 - 第一百十九阶段 - 4.4.2.117全局变量的作用域-117 -2024.04.30
- 前端开发技术实验报告:内含4四实验&实验报告
- Highlight Plus v20.0.1
- 林周瑜-论文.docx
资源上传下载、课程学习等过程中有任何疑问或建议,欢迎提出宝贵意见哦~我们会及时处理!
点击此处反馈
安全验证
文档复制为VIP权益,开通VIP直接复制
信息提交成功