DDR的基础知识文.pdf

DDR基础知识 DDR（Double Data Rate）是一种同步动态随机存取存储器（SDRAM），其工作原理是使用时钟信号来同步数据传输，以达到高速数据传输的目的。下面是DDR的基础知识点： 1. 电源设计 * 主电源VDD和VDDQ的要求是VDDQ=VDD * VDDQ是给IO buffer供电的电源，VDD是给一般使用的电源 *有的芯片还有VDDL，是给DLL供电的，也和VDD使用同一电源即可 *电源设计时，需要考虑电压，电流是否满足要求，电源的上电顺序和电源的上电时间，单调性等 *电源电压的要求一般在±5%以内 *电流需要根据使用的不同芯片，及芯片个数等进行计算 *PCB设计时，如果有一个完整的电源平面铺到管脚上，是最理想的状态 *在电源入口加大电容储能，每个管脚上加一个100nF~10nF的小电容滤波 2. 参考电源Vref * 参考电源Vref要求跟随VDDQ，并且Vref=VDDQ/2 *可以使用电源芯片提供，也可以采用电阻分压的方式得到 *由于Vref一般电流较小，在几个mA~几十mA的数量级，所以用电阻分压的方式，即节约成本，又能在布局上比较灵活 *需要注意分压用的电阻在100~10K均可，需要使用1%精度的电阻 *Vref参考电压的每个管脚上需要加10nF的点容滤波，并且每个分压电阻上也并联一个电容较好 3. 匹配电压VTT * VTT为匹配电阻上拉到的电源，VTT=VDDQ/2 * DDR设计中，根据拓扑结构的不同，有的设计使用不到VTT，如控制器带的DDR器件比较少的情况下 *如果使用VTT，则VTT的电流要求是比较大的，所以需要走线使用铜皮铺过去 *并且VTT要求电源即可以吸电流，又可以灌电流才可以 *一般情况下可以使用专门为DDR设计的产生VTT的电源芯片来满足要求 *每个拉到VTT的电阻旁一般放一个10Nf~100nF的电容，整个VTT电路上需要有uF级大电容进行储能 4. 时钟设计 * DDR的时钟为差分走线，一般使用终端并联100欧姆的匹配方式 *差分走线差分对控制阻抗为100ohm，单端线50ohm *需要注意的是，差分线也可以使用串联匹配，使用串联匹配的好处是可以控制差分信号的上升沿缓度，对EMI可能会有一定的作用 5. 数据和DQS * DQS信号相当于数据信号的参考时钟，它在走线时需要保持和CLK信号保持等长 * DQS在DDR2以下为单端信号，DDR2可作为差分信号，也可做单端，做单端时需要将DQS-接地，而DDR3为差分信号，需要走线100ohm差分线 *由于内部有ODT，所以DQS不需要终端并联100ohm电阻 *每8bit数据信号对应一组DQS信号 *DQS信号在走线时需要与同组的DQS信号保持等长，控制单端50ohm的阻抗 6. 地址和控制 * 地址和控制信号速度没有DQ的速度快，以时钟的上升沿为依据采样，所以需要与时钟走线保持等长 *但是如果使用多片DDR时，地址和控制信号为一驱多的关系，需要注意匹配方式是否适合 7. PCB布局注意事项 * PCB布局时，需要把DDR颗粒尽量靠近DDR控制器放置 *每个电源管脚需要放置一个滤波电容，整个电源上需要有10uF以上大电容放在电源入口的位置上 *电源最好使用独立的层铺到管脚上去 *串联匹配的电阻最好放在源端，如果是一驱多的DDR匹配结构，VTT上拉电阻需要放在最远端，注意芯片的排布需要平衡 8. PCB布线注意事项 * 单端走线走50ohm，差分走线走100ohm阻抗 *需要注意的是，DDR的拓扑结构也很重要，需要根据不同的DDR器件选择合适的拓扑结构。