riscv-spec-v2.1中文版

### RISC-V指令集手册知识点概述 #### 一、RISC-V指令集体系结构概览 RISC-V（Reduced Instruction Set Computing - Version 5）是一种免费开放的指令集架构，旨在提供一套全面且模块化的指令集标准。《RISC-V指令集手册》卷1详细介绍了用户级指令集体系结构（User-Level ISA），该版本为2.1版，由Andrew Waterman、Yunsup Lee、David Patterson 和 Krste Asanović等人编写，是加州大学伯克利分校电子工程与计算机科学系的研究成果。 #### 二、版本更新内容 2.1版相比之前版本的主要更新包括： - **文档改进**：添加了大量注释，章节具有单独版本号，提高了文档质量。 - **指令编码调整**：修改了大于64位的长指令编码，以避免在非常长的指令格式里移动rd区分符。 - **计数器寄存器**：引入计数器寄存器，改变了之前的实现方式。 - **指令名称变更**：SCALL和SBREAK指令分别重命名为ECALL和EBREAK。 - **浮点处理改进**：澄清了浮点NaN的处理方式，规定了新的NaN值。 - **浮点到整数转换**：明确了浮点到整数转换时的溢出处理。 - **原子指令集扩展**：LR/SC指令支持释放一致性模型，增加了FENCE指令。 - **AMO指令集**：新增fetch-and-XOR指令（AMOXOR），修改了AMOSWAP指令的编码。 - **AUIPC指令**：引入了一个20位立即数加到程序计数器（PC）上的指令，简化了位置无关代码。 - **JAL指令**：JAL指令移到U类型格式，并具有显式的（explicit）目标寄存器，取代了J指令。 - **JALR指令改进**：删除了JALR指令的静态提示（statichints），清除了计算的目标地址的最低位。 - **浮点指令改进**：MFTX.S、MFTX.D指令分别更名为FMV.X.S、FMV.X.D指令；MXTF.S、MXTF.D指令分别更名为FMV.S.X、FMV.D.X指令。 - **浮点状态寄存器操作**：MFFSR、MTFSR指令分别更名为FRCSR、FSCSR指令，新增FRRM、FSRM、FRFLAGS和FSFLAGS指令。 - **数据路径简化**：FMV.X.S、FMV.X.D指令现在使用rs1作为源操作数。 - **浮点分类指令**：新增FCLASS.S、FCLASS.D浮点指令。 - **NaN处理改进**：采用更简单的NaN生成和传播模式。 #### 三、RISC-V用户级指令集体系结构特点 - **基本内核与扩展分离**：指令集被划分为一个整数基本内核和几个标准扩展。 - **立即数编码优化**：指令格式进行了重新组织，以提高立即数编码的效率。 - **存储器系统定义**：基本的ISA定义为使用小端存储器系统，而大端、双端作为非标准变种。 - **原子性和释放一致性模型**：通过LR/SC指令和AMO指令支持原子性和释放一致性模型。 - **存储器和I/O序列化**：FENCE指令提供了细粒度的存储器和I/O序列化。 - **函数调用约定修订**：修订了调用约定，特别是软浮点调用约定中的栈对齐规则。 - **指令格式简化**：通过移除冗余和复杂的指令格式，显著降低了基本ISA的复杂度。 - **新指令集提案**：提出了一个针对低功耗应用的新ISA提案RV32E，可减少整数寄存器数量。 #### 四、总结 RISC-V指令集手册卷1：用户级指令集体系结构2.1版详细介绍了RISC-V指令集的基本架构及其最新进展。这一版本不仅在文档质量上有所提升，还在指令集本身进行了一系列重要改进，包括指令编码的优化、新指令的引入以及现有指令的功能增强等。这些改进不仅提高了RISC-V指令集的灵活性和效率，也使其更适合于各种应用场景，特别是在嵌入式和低功耗领域。