没有合适的资源?快使用搜索试试~ 我知道了~
5Gsps高速数据采集系统的设计与实现.pdf
1.该资源内容由用户上传,如若侵权请联系客服进行举报
2.虚拟产品一经售出概不退款(资源遇到问题,请及时私信上传者)
2.虚拟产品一经售出概不退款(资源遇到问题,请及时私信上传者)
版权申诉
0 下载量 136 浏览量
2021-09-20
10:07:33
上传
评论
收藏 235KB PDF 举报
温馨提示
试读
8页
5Gsps高速数据采集系统的设计与实现.pdf
资源详情
资源评论
资源推荐
本文档仅用于通信从业者学习交流
5Gsps 高速数据采集系统的设计与实现
摘要:以桌高速实时频谱仪为应用背景,论述了 5 Gsps 采样率的高速数据采集系统的构成和设计要点
.
着重分析了
采集系统的关键部分高
速 ADC(analogtodigital,模 数转换器 )的设计、系统采样时钟设计、模数混合信号完整性设计
、
电磁兼容性设计和基于总线和接口标准(PCIExpress)的数据传输和处理软件设计。在实现了系统硬件的基础上
.
采用 Xilinx 公 司 ISE
软件的在线逻辑分析仪 (ChipScopePro)测试了 ADC 和采样时钟的性能,实测表明整体指标达到设
计要求。给出上位机对采集数据进行处理的结果,表明系统实现了数据的实时采集存储功能
关键词:高速数据采集;高速 ADC:FPGA:PCIExpress
中图分类号:TN79 文献标识码:A 文章编号:1674—6236(2012)01—0154—04
Design and implementation of5Gsps high—speed data acquisition system
WU Qiong—zhi,CAIChun—xia,DING Yi—chen,LIAO Chun-lan
(SchoolofInformationandElectronics,BeijingInstitutefo Technology,Beijing100081,China)
Abstract:Based on a high—speed real—time spectrum analyzer as application back-ground,the sampling rate for5 G sps
high。speed data acquisition system structure and key points of design is discussed,and particularly the key part ofthe
acquisitionsystem high-speed ADC (analogtodigita1)design,samplingclock system design,modulusmixedsignal integrity
design,EMC design and datatransmission andprocessing software design basingon the PCIExpressisanalyzed.Based onthe
system hardware realization , used ISE ChipScope Pro to test the ADC and the sampling clock performance , the practice proved
theoveralltargetsmeetthe design requirements . Giventheuppercomputerdataprocessing results , showingthe system achieved the real-
timedatastoragefunction.
Key words:high—speed signalacquisition;high—speed ADC;FPGA ;PCIExpress
高速实时频谱仪是对实时采集的数据进行频谱分析.要 系统的原理框图。所用 ADC 型号为 EV8AQ160,8bit 采样精达到这样的目
的,对数据采集系统的采样精度、采样率和存 度,内部集成 4 路 ADC,最高 采样率达 5 Gsps,可以工作在 多储量等指标提出了更高的
要求。而在高速数据采集系统中, 种模式下[21。通过对 ADC 工作模式进行配置,ADC 既可以工
ADC 在很大程度上决定了系统的整体性能。而它们的性能又 作在采样率为 5 Gsps 的单通道模式,也可以工作在采样率为受到时钟质量的影
响『1。为满足系统对高速 ADC 采样精 度、 2.5 Gsps 的双通道模式。模拟输入信号 经过 BALUN 型高频 变采样率的要求,本设计中提出
一种新的解决方案,采用型号 压器完成单端信号到差分信号的转换,ADC 对差分信号进行为 EV8AQ160 的高 速 ADC 对数据 进行采样;考
虑到 ADC 对 采样,然后把数据送人 FPGA,FPGA 将接 收到的数据进行预高质量、低抖动、低相位噪声的采样时钟的要求,采用 处理后存储到第三
代双倍速率同步动态随机存储器 (DDR3) AD9520 为 5 Gsps 数据采集系统提供采样时钟。为保证系统 中,需要对采集的数据进行后续处理时,将数
据从 DDR3 中的稳定性,对模数混合信号完整性和电磁兼容性进行了分 取出,并通过 PCIExpress 传送给上位机,上位机对数据进行析。对 ADC 和
时钟性能进行测试,并给出上位机数据显示结 处理后显示 整个硬件系统仅采用一片 FPGA 来处理,并作
果,实测表明该系统实现了数据的高速采集、存储和实时后 为主控芯片对整个系统进行通信和控制,大大提高了系统的
处理 运行速度。本设计采用 Xilinx 公 司 Virtex 一 6 系列 FPGA,型号
1 系统的构成
为 XC6VLX240T-1156031
高速数据采集系统主要包括模拟信号调理电路、高速
2 系统的设计与实现
ADC、高速时钟电路、大容量数据缓存、系统时序及控制逻辑 2.1 高速 ADC 设计及其完整性分析
电路和计算机接口电路等。图 1 所示为 5 Gsps 高速数据采集 高速 ADC 芯 片 EV8AQ160 在 片内集成了 4 路 独立的
ADC,每个通道具有 1.25 Gsps 的采样率,可以工作在 3 种模
作者简介:吴琼之 (1977~ ),男,浙江海宁人,博士,讲师。研究方向:高性能电路技术和信号处理技术。
wxg520cxl
- 粉丝: 23
- 资源: 3万+
下载权益
C知道特权
VIP文章
课程特权
开通VIP
上传资源 快速赚钱
- 我的内容管理 展开
- 我的资源 快来上传第一个资源
- 我的收益 登录查看自己的收益
- 我的积分 登录查看自己的积分
- 我的C币 登录后查看C币余额
- 我的收藏
- 我的下载
- 下载帮助
安全验证
文档复制为VIP权益,开通VIP直接复制
信息提交成功
评论0