ASIC FPGA异步FIFO小IP 可用于ASIC设计和FPGA设计 集成简单方便，配置灵活 其相关Feature如下所

ASIC FPGA异步FIFO小IP。 可用于ASIC设计和FPGA设计。 集成简单方便，配置灵活。 其相关Feature如下所示： 1) 纯异步设计。 读写时钟异步。 2) FIFO空满标志 3)支持FLUSH操作。 4)FIFO深度及位宽可扩展。 其中深度支持2的整数幂；位宽支持任意可配。 5) 支持读写时钟域FIFO Number Report。 灵活集成。 以上文字仅供参考，具体更详细完整内容请移步下载区：下载网址：https://imgcs.cn/p/608305673918.html