例程说明
与其他工程类似，本例程仍旧是由 FPGA 程序和 DSP 程序组成。
流程如下：
1.FPGA 内部建立一个虚拟按钮 vio，vio 的第 0 位置高电平时触发工程流程工作，流程
开始后，FPGA 通过 HPI 接口主动向 DSP 内存写入累加数（共 10 组，每组均为 32bit，所有
数据按字节累加）；
2.FPGA 写操作完成后，向 DSP 发送 HPI 中断，DSP 接收到中断后进入中断服务程序
HandleHPI_INT（）中，在中断服务程序中，清中断并查看内存(0x00900000)，与 FPGA 对比
以验证数据是否正确。
3.添加了 FPGA 读回路，VIO 的第 1 位置高电平时触发 FPGA 读 HPI 进程，进程开始后，
FPGA 从 DSP 内存(0x00900000)处读取数据，数据与上面写进程数据一致。
注意：由于本 FPGA 工程需写入到 lx9FPGA 上，故加载时请先下载 FPGA 程序，在下载
DSP 程序，否则会因为 RESET 信号未被正常置位导致 DSP 无法连接。
