3
【例 3.1 】试用行为描述完成二选一数据选择器的设计。
VHDL语言结构体的描述方式
设数据输入为 d0 和 d1 、选择输入为 s ,输出为
y 。
程序清单:
ENTITY mux21 IS
PORT ( d1, d0: IN STD_LOGIC ;
s: IN STD_LOGIC ;
y: OUT STD_LOGIC ) ;
END mux21 ;
ARCHITECTURE behavior OF
mux21 IS
BEGIN
y <= d1 WHEN s =‘1’ ELSE
d0 ;
END behavior ;
第 2 页 / 共 12 页