没有合适的资源?快使用搜索试试~
我知道了~
文库首页
课程资源
专业指导
ABEL-HDL语言简明教程
ABEL-HDL语言简明教程
ABEL-HDL语言简明教程
需积分: 20
13 下载量
67 浏览量
2010-04-01
23:05:21
上传
评论
收藏
134KB
DOC
举报
温馨提示
立即下载
ABEL-HDL语言简明教程,详细介绍了此语言的使用方法
资源推荐
资源评论
ABEL语言入门教程
浏览:173
想学习的ABEL语言的,可以看看哦。 。。。。。。。。。。。。
硬件编程语言ABEL-HDL
浏览:70
5星 · 资源好评率100%
ABEL-HDL是Synario软件主要的设计输入手段
Abel软件编程
浏览:86
3星 · 编辑精心推荐
用于gal器件编程,软件是完整版,解压之后可以直接编程,里面附有相关例程。
abel4-GAL编程语言
浏览:60
5星 · 资源好评率100%
不错的软件,很后用。换用使用不错的软件,很后用。换用使用不错的软件,很后用。换用使用不错的软件,很后用。换用使用不错的软件,很后用。换用使用
ABEL PLD 编程笔记ABEL PLD 编程笔记
浏览:42
ABEL PLD 编程笔记ABEL PLD 编程笔记ABEL PLD 编程笔记
Abel gal 编程笔记
浏览:190
4星 · 用户满意度95%
ABEL的编程笔记,在编程时的一些心得和编程记录。详细地介绍了编程步骤和一些经验
ABEL语言教程,英文版的
浏览:112
包含ABEL学习的教程,英文原版,利于学习
verilog HDL语言的经典教程
浏览:199
这是关于Verilog 语言的教程,对学习FPGA的人来说是挺有用的。
数字逻辑ABEL-HDL语言isp编译器
浏览:183
数字逻辑ABEL-HDL语言isp编译器
verilog HDL简明教程
浏览:57
学习语言的必备知识,设计练习进阶的每个详细步骤都很清楚
Verilog HDL 简明教程
浏览:113
3星 · 编辑精心推荐
简介:Verilog HDL是一种硬件描述语言,用于从算法级、门级到开关级的多种抽象设计层次的数字系统建模。被建模的数字系统对象的复杂性可以介于简单的门和完整的电子数字系统之间。数字系统能够按层次描述,并可在相同描述中显式地进行时序建模。 Verilog HDL 语言具有下述描述能力:设计的行为特性、设计的数据流特性、设计的结构组成以及包含响应监控和设计验证方面的时延和波形产生机制。所有这些都使
中文版Verilog HDL简明教程-3
浏览:53
本章介绍Verilog HDL的基本要素,包括标识符、注释、数值、编译程序指令、系统任务和系统函数。另外,本章还介绍了Verilog硬件描述语言中的两种数据类型。
中文版Verilog HDL简明教程-4
浏览:103
本章讲述在Verilog HDL中编写表达式的基础。表达式由操作数和操作符组成。表达式可以在出现数值的任何地方使用。
中文版Verilog HDL简明教程-2
浏览:27
模块是Verilog的基本描述单位,用于描述某个设计的功能或结构及其与其他模块通信的外部端口。一个设计的结构可使用开关级原语、门级原语和用户定义的原语方式描述; 设计的数据流行为使用连续赋值语句进行描述; 时序行为使用过程结构描述。一个模块可以在另一个模块中使用。
Verilog_HDL简明教程.pdf
浏览:193
中文版 Verilog HDL 简明教程 前言 Verilog HDL 是一种硬件描述语言,用于从算法级、门级到开关级的多种抽象设计层次的数字 系统建模。被建模的数字系统对象的复杂性可以介于简单的门和完整的电子数字系统之间。数字 系统能够按层次描述,并可在相同描述中显式地进行时序建模。 Verilog HDL 语言具有下述描述能力:设计的行为特性、设计的数据流特性、设计的结构组成 以及包含响应监控
中文版Verilog HDL简明教程
浏览:45
这是一个word文档,描述了verilog硬件描述语言HDL的一些基本原理和知识。
中文版Verilog HDL简明教程-1
浏览:80
HDL是一种硬件描述语言,用于从算法级、门级到开关级的多种抽象设计层次的数字系统建模。被建模的数字系统对象的复杂性可以介于简单的门和完整的电子数字系统之间。数字系统能够按层次描述,并可在相同描述中显式地进行时序建模。
Verilog HDL简明教程.doc
浏览:154
Verilog HDL语言最初是于1983年由Gateway Design Automation公司为其模拟器产品开发的硬件建模语言。那时它只是一种专用语言。由于他们的模拟、仿真器产品的广泛使用,Verilog HDL 作为一种便于使用且实用的语言逐渐为众多设计者所接受。在一次努力增加语言普及性的活动中,Verilog HDL语言于1990年被推向公众领域。 Open Verilog Intern
中文版Verilog_HDL简明教程
浏览:156
中文版Verilog_HDL简明教程,使您快速掌握Verilog_HDL语言,帮您进行FPGA和CPLD的开发
Verilog HDL简明教程
浏览:55
3星 · 编辑精心推荐
Verilog HDL是一种硬件描述语言,用于从算法级、门级到开关级的多种抽象设计层次的数字系统建模。被建模的数字系统对象的复杂性可以介于简单的门和完整的电子数字系统之间。数字系统能够按层次描述,并可在相同描述中显式地进行时序建模。 Verilog HDL 语言具有下述描述能力:设计的行为特性、设计的数据流特性、设计的结构组成以及包含响应监控和设计验证方面的时延和波形产生机制。所有这些都使用同
Verilog HDL语言教程
浏览:192
Verilog HDL语言教程,自己在网上找的
python大作业 含爬虫、数据可视化、地图、报告、及源码(整和为一个文件)(2014-2020全国各地区原油加工量).rar
浏览:145
5星 · 资源好评率100%
(含源码及报告)本程序分析了自2014年到2020年每年我国原油加工的产量,并且分析了2019年全国各地区原油加工量,含饼状图,柱状图,折线图,数据在地图上显示。运行本程序需要requests、bs4、csv、pandas、matplotlib、pyecharts库的支持,如果缺少某库请自行安装后再运行。文件含2个excel表,4个csv文件以及一个名字为render的html文件(需要用浏览器打
仿真电路以及操作方法
浏览:99
5星 · 资源好评率100%
用一片通用四运放芯片LM324组成电路,实现以下功能:用低频信号源产生ui1=0.1sin2πft(V),f=500Hz的正弦波信号,加至加法器的输入端,加法器的另输入端加入有自制振荡器产生的信号uo1。要求加法器的输出电压ui2=10 ui1+ uo1。ui2经选频滤波器滤除uo1频率分量,选出f信号为uo2,uo2为峰峰值等于9V的正弦信号。uo2信号经比较器后在1KΩ负载上得到峰峰值2V的输
【纯干货啊】华为IPD流程管理(完整版).pptx
浏览:14
4星 · 用户满意度95%
华为IPD产品研发流程完整版。非常的详细,很适合给新是的实习生做培训用!是我一直在用的流程管理,很适合学习与交流。
可编程语言标准IEC61131-3中文版.pdf
浏览:193
5星 · 资源好评率100%
可编程语言标准IEC61131-3中文版
OFDM完整仿真过程与教程.zip
浏览:57
5星 · 资源好评率100%
辛苦写了关于OFDM的详细仿真,从产生信息流到最终解调,包含星座图,误码率图。包括了相关技术的详细解释,(信道编码,扩频,导频,信道估计等)。注:本段程序不包括射频传输部分,即载波调制,基带调制为QPSK。具体的教程可以参考我的相关文章。
评论
收藏
内容反馈
立即下载
资源评论
资源反馈
评论星级较低,若资源使用遇到问题可联系上传者,3个工作日内问题未解决可申请退款~
联系上传者
评论
woainihuiguniang12
粉丝: 0
资源:
6
私信
上传资源 快速赚钱
我的内容管理
展开
我的资源
快来上传第一个资源
我的收益
登录查看自己的收益
我的积分
登录查看自己的积分
我的C币
登录后查看C币余额
我的收藏
我的下载
下载帮助
前往需求广场,查看用户热搜
最新资源
SVPWM控制技术的simulink建模与仿真【包括simulink模型,参考文献,操作步骤】
AI高清修复图片画质易语言易语言源码易语言填表
映射窗口.ec易语言易语言模块CPU占用0%游戏监控窗口监控
易语言 361窗口模块高效、便捷、自封装、自用
易语言 窗口排列 模块 ,简单、高效、体积小
main函数的加载过程
动态库加载一张图概括所有
筷手引流工具.apk
Android studio音乐播放器
论文(最终)_20240430235101.pdf
资源上传下载、课程学习等过程中有任何疑问或建议,欢迎提出宝贵意见哦~我们会及时处理!
点击此处反馈
安全验证
文档复制为VIP权益,开通VIP直接复制
信息提交成功