基于DMA的DSP_Cache优化.pdf

数字信号处理器大都采用两级高速缓存结构 ,为高复杂度算法的实现提供了有力的保证。由于一般片上内存空间不大 ,对于通信和图 像系统较大的数据 ,需要将数据存在片外 ,从而导致处理效率很低。本文以 TI C6000 系列芯片为例 ,从分析它的 Cache 结构出发 ,利用直接存 储器存取 DMA (Direct Memory Access) 设计了一种双缓冲区结构 ,以减少片内、外存储器之间数据交换的时间 ,并针对高斯滤波函数加以实 现。测试表明这种方法能使硬仿真时所用的 CPU 周期数与软仿真时相同。