没有合适的资源?快使用搜索试试~ 我知道了~
资源详情
资源评论
资源推荐
西安交通大学电信学院微电子学系 Verilog 硬件描述语言上机指导
1
“Verilog 硬件描述语言”课程上机指导书
程军
2007-3
西安交通大学电信学院微电子学系 Verilog 硬件描述语言上机指导
2
第 1 次上机(2 学时):
1. ModelSim 概览
ModelSim 仿真软件是由 MentorGraphic 公司的子公司 Model 技术公司开发的工业界上
最为通用的仿真器之一,它可以用于 Verilog 仿真,VHDL 仿真或者两者的混合仿真。
ModelSim 仿真软件产品的类型很多,我们在这里要介绍的是 ModelSim/SE,它是
ModleSim 主要的版本,功能最为强大,包含了 ModelSim/PLUS 的所有功能及其附加功能。
ModelSim/SE 随着时间的推移不断地推出新的版本,我们要介绍的是 Mentor Graphis 公司于
2005 年 6 月推出的 ModelSim/Se 6.1 版本的使用。
首先要准备本实验教程的实验数据,请每个同学将目录/cad/Labs/mentor/modelsim/下的
的 modelsimLab 文件夹(内部包含 lab1、lab2、lab3、lab4 四个文件夹)复制到自己的 home 目
录下你新建的自己名字的目录内。执行以下命令:
unix%cd ~
unix%mkdir yourname
unix%cd /cad/Labs/mentor/modelsim
unix%cp -r modelsimLab ~/yourname
unix%cd ~/yourname/modelsimLab/lab1
输入 fpga.setup 命令,然后输入 vsim 命令,便可以得到图 1.1 所示的 ModelSim 图形用
户界面。fpga.setup 命令是为了设置环境变量,在每一个要运行 modelsim 的 Terminal 中只要
执行一次。
unix%fpga.setup
unix%vsim
图 1.1 ModelSim/Se 6.1 用户界面
西安交通大学电信学院微电子学系 Verilog 硬件描述语言上机指导
3
2. 基本的使用步骤
ModelSim 有三种实现方法。第一种是交互式的命令行,这种操作方法没有用户界面,
唯一的界面是控制台的命令行。第二种是用户界面(UI),它能够接收菜单输入和命令行输入。
第三种是批处理模式,是用 DOS 或 UNIX 命令行运行批处理文件。我们在这里主要讨论第
二种——用户界面的方式。
2.1 建立 ModelSim 库(物理库)
从主菜单里面:File->New->Library 点击 Library 得到 Create a New Library 对话框。选
择 a new library and a logical mapping to it ,在 Library Name 中输入 work,相应的在 Library
Physical Name 中也会出现物理名 work。然后点击 OK 确定。
此时在工作空间 workspace 的 Library 栏内会出现一个名为 work 的库。
2.2 建立工程管理
从主菜单里面:File->New->Project 点击 Project 得到 Create Project 窗口,在 Project Name
栏输入工程名 project1,在 Project Location 栏输入新建工程所处的位置(默认为用户当前所
图 2.1 建立库
西安交通大学电信学院微电子学系 Verilog 硬件描述语言上机指导
4
在的工作目录下),在 Default Library Name 栏中输入所使用的库名(默认为 work 库)。输入
完毕以后点击 OK 确认。如果用户第一次使用的话,ModelSim 会提示你选择 Use Default Ini
或者 Use Current Ini,选择 Use Default Ini。
此时在工作空间 workspace 内会出现一个名为 Project 的栏,如图 2.3 所示。同时出现了
一个 Add items to the Project 的对话框,选择 Add Existing File 后又会弹出一个 Add file to
图 2.2 建立工程
图 2.3 添加文件
西安交通大学电信学院微电子学系 Verilog 硬件描述语言上机指导
5
Project 的对话框。
点击浏览 Browse 弹出 Select files to add to project 对话框。选择文件 lab1 下的 nand2.v
文件后,按住 Ctrl 键继续选择 tb_nand2.v 文件,此时点击 Open 确定。这是一个很简单的二
输入与非门的 verilog 模型 nand2.v 和二输入与非门的测试激励 tb_nand2.v。代码很简单,只
是用来演示如何使用 modelsim。
进一步点击 Add file to Project 对话框中的 OK 确定。同时关闭 Add items to the project
对话框。此时在 Project 栏中出现了刚才被选入的 nand2.v、tb_nand2.v 两个文件。同时它们
的状态 Status 被显示为?,代表了这两个文件现在还没有被编译。
图 2.5 载入文件
图 2.4 载入文件
剩余21页未读,继续阅读
winner5
- 粉丝: 0
- 资源: 2
上传资源 快速赚钱
- 我的内容管理 展开
- 我的资源 快来上传第一个资源
- 我的收益 登录查看自己的收益
- 我的积分 登录查看自己的积分
- 我的C币 登录后查看C币余额
- 我的收藏
- 我的下载
- 下载帮助
安全验证
文档复制为VIP权益,开通VIP直接复制
信息提交成功
评论0