# My-Digital-IC-Library
我的数字IC仓库：
`Verilog HDL` `System Vreilog`
`UVM`
`EDA_Linux`
数字IC设计是一项大工程，包括前端设计（算法研究、计算机体系架构等等）、前端验证、中端综合、DFT、STA以及后端APR。自己可以找个小项目，熟悉前端设计做到后端实现的整个设计流程。然后，再根据自己的喜好，选择某个方向专研。每个流程都会涉及不同的EDA tool及脚本语言的使用，希望大家等静下心来好好沉淀技术！
不过，说实话，毕业后真正从事芯片设计的一般很少，一个实验室也就20%左右！硅农不好挣钱，现在还是码农、金融、公务员的天下！
## [Books](./Books)
- 《Verilog HDL程序设计教程_135例》_王金明.pdf => 书中的案例值得多学习，反复练习验证，明白其中编程原理
- 《Verilog编码规范》_亚芯微电子有限公司.pdf
## [KU](./KU)
### Verilog HDL
- 模为任意值的BCD码计数器 => count60_BCD.v
- 带置0和置1位的D触发器 => dff1.v
- 带参数的4位加法器 => fulladder4.v
- 任意位数二进制码转格雷码 => Binary_Gray.v
- 任意位数格雷码转二进制码 => Gray_Binary.v
- 随机访问存储器 => ram_single.v 与 ram_double.v
- 只读存储器 => rom.v
- 边沿检测模块（通用消抖模块） => edge_detection.v
- 同步FIFO => fifo_s.v
## [KU_T](./KU_T)
### Verilog HDL
- 模为任意值的BCD码计数器的测试文件 => count60_BCD_t.v
- 带置0和置1位的D触发器的测试文件 => dff1_t.v
- 带参数的4位加法器的测试文件 => fulladder4_t.v
- 任意位数二进制码转格雷码的测试文件 => Binary_Gray_t.v
- 任意位数格雷码转二进制码测试文件 => Gray_Binary_t.v
- 随机访问存储器的测试文件 => ram_single_t.v 与 ram_double_t.v
- 只读存储器 => rom_t.v
- 边沿检测模块（通用消抖模块）的测试文件 => edge_detection_t.v
- 同步FIFO的测试文件 => fifo_s_t.vdizixiong
## 学习网站推荐
1. 【西南交通大学-邸志雄】https://customizablecomputinglab.gitee.io/
2. 【复旦大学-范益波】http://viplab.fudan.edu.cn/vip/projects/gradproj/wiki
## 其他推荐
1. [gvim简明教程](https://www.jianshu.com/p/94ba2306f7c8)
2. [Synopsys全套docker镜像使用指南](https://zhuanlan.zhihu.com/p/266225644)
3. [VCS入门教程(一)](https://zhuanlan.zhihu.com/p/127335447)
4. [【工利其器】必会工具之（一）Source Insight篇](https://www.cnblogs.com/andy-songwei/p/9965714.html)
5. [3.Linux系统Makefile](https://www.bilibili.com/video/BV1dW411n7vk?from=search&seid=18160544971512013359)（资料推荐：[Makefile入门.zip](./Book/Makefile入门.zip)）
6. [formality软件使用教程](https://blog.csdn.net/weixin_43755290/article/details/105097210?utm_medium=distribute.pc_relevant.none-task-blog-2%7Edefault%7EBlogCommendFromBaidu%7Edefault-18.control&dist_request_id=&depth_1-utm_source=distribute.pc_relevant.none-task-blog-2%7Edefault%7EBlogCommendFromBaidu%7Edefault-18.control)
7. [自动布局布线工具Astro教程(现在的ICC)](https://wenku.baidu.com/view/a2bb3b6bcc7931b764ce1539.html)
8. [ASIC设计学习总结(包括：工具及书籍文档推荐 、软件环境搭建、RTL设计、验证、工艺库说明、形式验证、综合等共12部分）](http://www.360doc.com/content/20/1215/18/39626951_951692940.shtml)
毕业设计-我的数字IC厂库Verilog HDL System Vreilog UVM ModelSim Qua.zip
需积分: 5 43 浏览量
2024-04-26
16:59:19
上传
评论
收藏 45.05MB ZIP 举报
毕业设计-我的数字IC厂库Verilog HDL System Vreilog UVM ModelSim Qua.zip （68个子文件） 
My-Digital-IC-Library-main KU Verilog HDL 
ram_single.v 1KB dff1.v 293B ram_double.v 1KB count60_BCD.v 590B Gray_Binary.v 312B Binary_Gray.v 182B fulladder4.v 298B edge_detection.v 953B fifo_s.v 2KB rom.v 769B Picture 
111序列检测器综合后的状态转换图.png 5KB 边沿检测模块_仿真.png 26KB p_job 23213 5B DDR3.png 53KB rom功能仿真.png 31KB DrawingBed 过孔分类.png 165KB
IIC传输.jpg 12KB 111.md 16B 边沿检测模块_综合.png 14KB ram_single功能仿真.png 46KB ram_double功能仿真.png 52KB 111序列检测器设计思路.png 117KB fifo_s_仿真.png 32KB fifo_s_综合.png 49KB 111序列检测器RTL图.png 23KB 二进制与格雷码相互转换.png 23KB FSM adc0809综合后的状态转换图.png 6KB adc0809内部原理图.png 36KB adc0809RTL图.png 24KB adc0809引脚图.jpg 6KB adc0809工作时序图.png 5KB 8路彩灯控制程序综合后的状态转换图.png 19KB 8路彩灯控制程序RTL图.png 26KB Note RISC-V.md 144B Linux_EDA Verdi.md 89B Makefile学习笔记.md 6KB Library fsm_ledcontrol8_d3.md 5KB 边沿检测模块.md 3KB 同步fifo.md 5KB fsm_adc0809_d3.md 4KB RAM与ROM.md 8KB fsm_seg101_d3.md 2KB KU_T Verilog HDL Binary_Gray_t.v 223B count60_BCD_t.v 238B fifo_s_t.v 845B dff1_t.v 271B ram_single_t.v 628B fulladder4_t.v 483B Gray_Binary_t.v 217B rom_t.v 494B edge_detection_t.v 721B ram_double_t.v 779B Books 
IC购买全攻略之假冒、翻新货识别大法.pdf 150KB 《Verilog HDL程序设计教程_135例》_王金明.pdf 192KB SystemVerilog与功能验证.pdf 9.07MB 各种封装结构特点及引脚方向识别.pdf 848KB Verilog编码规范_亚芯微电子有限公司.pdf 157KB 书单.md 82B Linux命令行与shell脚本编程大全_第3版_门佳,武海峰.pdf 21MB 电子元器件基础知识大全(绝对干货).pdf 1011KB DC 中文student guide.pdf 3.62MB
Makefile入门.zip 1.39MB 芯片封装原理及分类.pdf 730KB 计算机基础.pdf 20.08MB README.md 3KB Job 笔试知识点汇总.md 1KB 求职经验分享.md 360B READMORE.md 1KB资源评论
