计算机组成原理是什么（2）.docx资源-CSDN文库

版权申诉

12 浏览量 2023-03-13 21:05:19 上传评论收藏 16KB DOCX 举报

资源推荐

资源详情

资源评论

计算机组成原理是什么（2）

【双口 RAM 和多模块存储器】

双端口存储器采用空间并行技术，能进行高速读 /写操作。双端口

存储器提供了两个相互独立的读写电路，可以对存储器中任意位置上

的数据进行独立的存取操作。事实上双端口存储器也可以由 DRAM 构

成。当两个端口的地址不相同时，在两个端口上进行读写操作，一定

不会发生冲突。当两个端口同时存取存储器同一存储单元时，便发生

冲突。总之，当两个端口均为开放状态且存取地址相同时，发生读写

冲突。

一个由若干模块组成的主存储器是线性编址的，这些地址在各模

块中的安排方式有两种：一种是顺序方式，一种是交叉方式。从定性

分析，对连续字的成块传送，交叉方式的存储器可以实现多模块流水

式并行存取，大大提高存储器的带宽，由于 CPU 的速度比主存快，假

如能同时从主存取出 n 条指令，这必然会提高机器的运行速度。多模

块交叉存储器是一种并行存储器结构。

【高速缓冲存储器(cache)】

cache 是一种高速缓冲存储器，是为了解决 CPU 和主存之间速度

不匹配而采用的一项重要技术。其原理基于程序运行中具有的空间局

部性和时间局部性特征。cache 能高速地向 CPU 提供指令和数据，从

而加快了程序的执行速度。从功能上看，它是主存的缓冲存储器，由

高速的 SRAM 组成。为追求高速，包括管理在内的全部功能由硬件实

现，因而对程序员是透明的。当前随着半导体器件集成度的进一步提

高，cache 已放入到 CPU 中，其工作速度接近于 CPU 的速度，从而能

组成两级以上的 cache 系统。cache 除包含 SRAM 外，还要有控制逻

辑。若 cache 在 CPU 芯片外，它的控制逻辑一般与主存控制逻辑合成

在一起，成为主存/cache 控制器;若 cache 在 CPU 内，则由 CPU 提供

它的控制逻辑。 CPU 与 cache 之间的数据交换是以字为单位，而

cache 与主存之间的数据交换是以块为单位。一个块由若干字组成，

是定长的。当 CPU 读取内存中一个字时，便发出此字的内存地址到

本内容试读结束，登录后可阅读更多

下载后可阅读完整内容，剩余4页未读，立即下载

内容反馈

版权申诉

คิดถึง643

粉丝: 3908
资源: 1万+

最新资源

资源上传下载、课程学习等过程中有任何疑问或建议，欢迎提出宝贵意见哦~我们会及时处理！点击此处反馈

feedback-tip