基于FPGA的集成电路芯片测试系统设计 (2).docx

"基于FPGA的集成电路芯片测试系统设计" 在数字交换芯片的开发中，测试系统的设计是一个关键性的步骤。传统的测试系统存在一些缺陷，如测试时间长、测试难度高等。为了解决这些问题，本文提出基于FPGA的集成电路芯片测试系统设计。 在数字交换芯片的设计中，芯片的组成结构包括串并转换模块、数据存储器模块、缓存器模块、寄存器模块、接续存储器模块、时钟模块、微处理器模块以及并串转换模块。这些模块之间的工作机制是：串行PCM编码数据经过串并转换，按照母线号与时隙号固定存入数据存储器模块的相应单元内；寄存器模块通过微处理器接口模块接收来自微处理器的信号，并将此信号写到接续存储器模块；再将接续存储器中的内容作为数据存储器的地址，以某种顺序读出，接着写入缓存器模块，经过并串转换模块，将时隙交换后的串行PCM编码数据输出，从而实现数字交换的目的。 在集成电路芯片测试系统设计中，集成电路芯片测试器是系统的核心硬件设备，其主要是用于对集成电路芯片的检测，并采集其电路数据。本文采用的是三线圈差动涡流电路芯片测试器，该测试器身体积小、质量轻，整体呈长方体，尺寸为100cm×75cm×240cm，型号为HUSDFA/S5ADA，采用的是220V电源电压，适用温度范围在-35～45℃，测量精确度可以达到0.15A，测试范围为10A。 在电感的选择中，往往需要根据不同的应用，不同的面积要求设计不同的电感。通常电感的选择有多种，主要可以分为平面结构电感、叠层结构电感以及其他特殊结构电感。在设计电感时，我们往往需要考虑电感的横向尺寸参数，例如圈数n、金属线宽度w、金属线间隙s、线圈内径din、线圈外径dout、边数N等，但是同时我们也需要考虑纵向尺寸参数，往往纵向尺寸参数会影响电感的寄生电容以及寄生电阻，从而影响电感的Q值以及谐振点。 在数据接收模块的设计中，主要由三个子模块构成，分别为32条母线串并转换模块、数据存储器控制模块以及数据存储器模块。数据接收模块的设计思路是：串行PCM编码数据经过串并转换，按照母线号与时隙号固定存入数据存储器模块的相应单元内；然后，寄存器模块通过微处理器接口模块接收来自微处理器的信号，并将此信号写到接续存储器模块；再将接续存储器中的内容作为数据存储器的地址，以某种顺序读出，接着写入缓存器模块，经过并串转换模块，将时隙交换后的串行PCM编码数据输出，从而实现数字交换的目的。 本文提出基于FPGA的集成电路芯片测试系统设计，可以满足国内需求，实现数字交换芯片的自主可控。该系统具有测试速度快、测试难度低、测试范围广等优点，可以满足国内数字交换芯片的测试需求。