详解 FPGA 芯片结构以及开发流程
1.FPGA 概述
FPGA 是英文 FieldProgrammableGateArray 的缩写,即现场可编程门阵列,
它是在 PAL、GAL、EPLD 等可编程器件的基础上进一步发展的产物。它是作
为专用集成电路(ASIC)领域中的一种半定制电路而出现的,既解决了定制电路
的不足,又克服了原有可编程器件门电路数有限的缺点
2.FPGA 芯片结构
FPGA 芯片主要由三部分组成,分别是 IOE(inputoutputelement,输入输出单
元)、LAB(logicarrayblock,逻辑阵列块,对于 Xilinx 称之为可配置逻辑块 CLB)和
Interconnect(内部连接线)。
2.1 IOE
IOE 是芯片与外部电路的物理接口,主要完成不同电气特性下输入/输出信号
的驱动与匹配要求,比如从基本的 LVTTL/LVCMOS 接口到 PCI/LVDS/RSDS
甚至各种各样的差分接口,从 5V 兼容到 3.3V/2.5V/1.8V/1.5V 的电平接口,下
面是 ALTERA 公司的 CycloneIVEP4CE115F29 设备的 IOE 结构
EP4CE115F29 设备的 IOE 结构图
FPGA 的 IOE 按组分类,每组都能够独立地支持不同的 I/O 标准,通过软件
的灵活配置,可匹配不同的电器标准与 IO 物理特性,而且可以调整驱动电流
的大小,可以改变上/下拉电阻,CycloneIV 设备有 8 个 IOblank(组),见下图:
CycloneIV 设备的 IO 组
2.2 LAB
LAB 是 FPGA 的基本逻辑单元,其实际的数量和特性依据所采用的器件的不
同而不同,EP4CE115F29 设备的每个 LAB 的布局包括 16 个 LE、LAB 控制信