一文详解 LabVIEW RIO 架构
NI 嵌入式应用方法结合了 LabVIEW 系统设计软件与可重配置的现成硬件。
该架构基于四个组件: 处理器、可重配置 FPGA、测量 I/O 硬件和 LabVIEW。 硬件和软
件集成的平台可以帮助您简化诸多行业和应用的系统开发。 在本文档的第 5 部分中,您
可以找到教程和示例代码,初步了解如何利用该架构。
1. LabVIEW RIO 架构
LabVIEW RIO 架构无缝集成了四个组件,为创新设计提供了高效的开发基础: 处理器、
用户可编程 FPGA、模块化 I/O 以及用于架构各方面编程的完整软件工具链。
图 1: LabVIEW RIO 架构将处理器、用户可编程 FPGA、模块化 I/O 接口和完整的软件工
具链相结合,为任何控制或监测应用提供了终极架构。
处理器
NI 提供各种高性能嵌入式处理器,包括运行 NI Linux 实时操作系统的 667 MHz 双核 ARM
Cortex-A9 处理器以及运行 NI Linux Real-Time 或 WES7 OS 的 1.9 GHz 四核 Intel Atom 处
理器。 您可以借助 LabVIEW 对 Eclipse、Python 或 IEC 61131-3 的集成支持,使用 C/C ++
编程这些处理器,或者使用直观的 LabVIEW 图形化数据流编程语言来完成常见任务,例
如运行应用程序、操作数据集、处理信号、记录数据以及与本地 HMI 连接。
FPGA
作为 LabVIEW RIO 架构的核心,可重配置 FPGA 可为处理器分担重要或计算密集型任务,
以极高的吞吐量确保可靠、确定的执行。 FPGA 直接连接到 I/O,可执行高性能信号和图
像处理以及可定制的定时、触发和同步功能。 通过将 FPGA 直接连接到 I/O 而无需通过
总线,控制回路的延迟几乎为零,从而提供了最先进控制算法所需的性能。 例如,使用
FPGA,单个 CompactRIO 机箱可以以 100 kHz 的速率同时执行超过 20 个模拟比例积分微
分(PID)控制回路。
基于 LabVIEW RIO 架构的 NI 硬件利用了来自 Xilinx 的最新 FPGA 技术和芯片组,从 Artix