没有合适的资源?快使用搜索试试~ 我知道了~
实验四八位七段数码管动态显示电路的设计.pdf
1.该资源内容由用户上传,如若侵权请联系客服进行举报
2.虚拟产品一经售出概不退款(资源遇到问题,请及时私信上传者)
2.虚拟产品一经售出概不退款(资源遇到问题,请及时私信上传者)
版权申诉
0 下载量 101 浏览量
2022-07-09
02:39:22
上传
评论 1
收藏 103KB PDF 举报
温馨提示
试读
3页
实验四八位七段数码管动态显示电路的设计.pdf实验四八位七段数码管动态显示电路的设计.pdf实验四八位七段数码管动态显示电路的设计.pdf实验四八位七段数码管动态显示电路的设计.pdf实验四八位七段数码管动态显示电路的设计.pdf实验四八位七段数码管动态显示电路的设计.pdf实验四八位七段数码管动态显示电路的设计.pdf实验四八位七段数码管动态显示电路的设计.pdf
资源推荐
资源详情
资源评论
八位七段数码管动态显示电路的设计
一、实验目的
1、 了解数码管的工作原理。
2、 学习七段数码管显示译码器的设计。
3、 学习 VHDL 的 CASE 语句及多层次设计方法。
二、实验原理
七段数码管是电子开发过程中常用的输出显示设备。在实验系统中使用的是两个四位
一体、共阴极型七段数码管。其单个静态数码管如下图 4-4-1 所示。
图 4-1 静态七段数码管
由于七段数码管公共端连接到 GND(共阴极型),当数码管的中的那一个段被输入高电
平,则相应的这一段被点亮。反之则不亮。共阳极性的数码管与之相么。四位一体的七段数
码管在单个静态数码管的基础上加入了用于选择哪一位数码管的位选信号端口。八个数码管
的 a、b、c、d、e、f、g、h、dp 都连在了一起,8 个数码管分别由各自的位选信号来控制,
被选通的数码管显示数据,其余关闭。
三、实验内容
本实验要求完成的任务是在时钟信号的作用下,通过输入的键值在数码管上显示相应的
键值。在实验中时,数字时钟选择 1024HZ 作为扫描时钟,用四个拨动开关做为输入,当四
个拨动开关置为一个二进制数时,在数码管上显示其十六进制的值。
四、实验步骤
1、 打开 QUARTUSII 软件,新建一个工程。
2、 建完工程之后,再新建一个 VHDL File,打开 VHDL 编辑器对话框。
3、 按照实验原理和自己的想法,在 VHDL 编辑窗口编写 VHDL 程序,用户可参照光盘中
提供的示例程序。
4、 编写完 VHDL 程序后,保存起来。方法同实验一。
5、 对自己编写的 VHDL 程序进行编译并仿真,对程序的错误进行修改。
6、 编译仿真无误后,根据用户自己的要求进行管脚分配。分配完成后,再进行全编译
一次,以使管脚分配生效。
7、 根据实验内容用实验导线将上面管脚分配的 FPGA 管脚与对应的模块连接起来。
如果是调用的本书提供的 VHDL 代码,则实验连线如下:
CLK:FPGA 时钟信号,接数字时钟 CLOCK3,并将这组时钟设为 1024HZ。
资源评论
若♡
- 粉丝: 6115
- 资源: 1万+
上传资源 快速赚钱
- 我的内容管理 展开
- 我的资源 快来上传第一个资源
- 我的收益 登录查看自己的收益
- 我的积分 登录查看自己的积分
- 我的C币 登录后查看C币余额
- 我的收藏
- 我的下载
- 下载帮助
安全验证
文档复制为VIP权益,开通VIP直接复制
信息提交成功