一种面向多处理器互连的高速串行传输系统设计.docx
版权申诉
186 浏览量
2022-12-01
09:12:57
上传
评论
收藏 196KB DOCX 举报
1. 引言
随着雷达侦测、电子对抗等数字通信类先进电子系统的发展，高速、高带宽、抗干
扰、大数据高速通信技术将成为未来主流
[1]
.针对大数据量实时处理，系统性能不仅与处理
器的性能和数目有关，更受制于各个处理器之间的通信传输效率
[2]
.传统方式上，多芯片间
互连采取并行总线，但这种互连容易受到线间同步和干扰的影响，以及互连线长度、信号
摆幅、工作频率和互连端口的限制，很难实现高速的数据传输.因此，多芯片间目前大多采
用高速 SerDes 技术
[3]
加光传输来实现，通常来说，采用 16 nm~40 nm 工艺，单通道速率可
达 6.25 Gbps~32.75 Gbps.本文基于自主设计的混合多 FPGA 平台，搭建并实现了一种面向
多处理器片间互连的高速串行传输系统，通过对互连接口的改进，完成了单通道 4 倍传输
性能的提升.该系统可适用于多种高速串行协议，具备互连结构可配置，传输效率高，信号
质量好等特点.
2. 系统结构设计
本文所搭建的系统整体结构如图 1 所示，系统硬件平台由 5 块 FPGA 构成，其中
FPGA1~4 为 Titan 系列的 PGT180H_7CFFBG1152，采用 40 nm 工艺，芯片可编程规模为
174 K 等效 4 输入 LUT，内部集成了 Data Rate 大于 6.25 Gbps 的高速串行接口模块，(High
Speed Serial Transceiver, HSST)，可支持 12 个全双工收发 Channel.FPGA5 为
XilinxKintexUltraScale+系列的 XCKU5P-2FFVB676E，采用 FinFET 工艺，具有 475 K 系统
逻辑单元，内部集成了 Data Rate 不低于 25 Gbps 的高速串行接口模块(Gtwizard Transceiver
Y，GTY)，可支持 16 个全双工收发的 Channel.FPGA1~5 之间和自身通过可拔插光模块即
QSFP 或 SFP，以及外加光纤的方式实现芯片间的互连
[4]
.
资源评论
罗伯特之技术屋
- 粉丝: 3701
- 资源: 1万+
下载权益
C知道特权
VIP文章
课程特权
VIP享7折，此内容立减5.97元 开通VIP
