多码长码率兼容的多元LDPC码及编码器设计.docx
版权申诉
37 浏览量
2022-12-01
09:10:27
上传
评论
收藏 730KB DOCX 举报
1. 引言
海上舰船通信具有高效、可靠的要求，而海上无线通信系统信道具有时变特性.为了构
建可靠的海上舰船通信网，满足海上复杂环境下的通信需求，需要一套兼容多码长、多码
率且具有优异性能的通信方案，能够最大化系统吞吐量，提升海上舰船综合能力.
低密度奇偶校验码(Low-Density Parity-Check Codes, LDPC)
[1]
是一种性能逼近香农极限
的好码，目前二元 LDPC 已广泛应用到实际生活中，如 802.11n
[2]
和 5G
[3]
标准.而多元
LDPC(nonbinary LDPC, NB-LDPC)相较于二元 LDPC 拥有更好的译码性能和更低的错误平
层
[4]
，日益受到人们的关注.码率兼容多元 LDPC(Rate-Comatible NB-LDPC, RC-NB-LDPC)
是指采用一套编译码器就能实现相同长信息位不同码率的编译码方案，能够适应复杂的通
信环境，满足多种通信需求.目前，RC-NB-LDPC 多采用打孔和缩短的方法实现码率兼容
[5]
.
文献[6]采用基模图的结构化打孔设计方法，使得打掉部分校验位后仍然拥有较好的译码性
能.文献[7]所提出缩短信息比特的方法是根据二值图像的度分布仔细选择，优化缩短信息比
特后的性能.文献[8]设计了一种码长固定的多码率 LDPC 码编译码器，通过减少信息位、增
加校验位的方式来降低码率，实现码率间的兼容.但上述方法在兼容多码率的同时难以实现
多码长的兼容，不能完全满足海上舰船通信的需求.
5G 确定了 eMBB 场景中 LDPC 码的编码标准，其采用类 Raptor
[9]
的矩阵扩展结构，
能够兼容多码长、多码率且降低了编码器硬件实现的复杂度.因此，本文参考 5G 校验矩阵
的结构，在伽罗华域上构造多元 LDPC 码校验矩阵，实现多元 LDPC 码多码长、多码率的
兼容，并基于 FPGA 完成编码器的设计.
2. 校验矩阵构造
LDPC 码的校验矩阵不仅影响着 LDPC 码的译码性能和错误平层，还决定了码长、码
率的兼容情况以及编码译码器的硬件开销.为实现多码长码率兼容的多元 LDPC 码，首先要
从校验矩阵的设计着手.
2.1 5G LDPC 矩阵构造
图 1 为 5G 中二元 LDPC 基矩阵 BG1 的结构图
[10]
，该结构能够实现二元 LDPC 多种
码长多种码率之间的相互兼容，校验矩阵由五个部分组成：子矩阵 A 对应系统比特，即信
息位；子矩阵 D 是方阵，对应校验比特；子矩阵 O 为零阵；子矩阵 I 为单位阵.[A D]构成
校验矩阵的内核，即高码率部分，[E I]构成校验矩阵的扩展部分，并构成了单奇偶校验关
系.由内核矩阵向外添加行列矢量，从而实现了由高码率向低码率的兼容；利用准循环结
构，通过支持多组提升因子的可伸缩块长度
[11][12]
，实现不同码长之间的转换.
罗伯特之技术屋
- 粉丝: 3553
- 资源: 1万+
下载权益
C知道特权
VIP文章
课程特权
VIP享7折，此内容立减5.97元 开通VIP
相关推荐
资源上传下载、课程学习等过程中有任何疑问或建议，欢迎提出宝贵意见哦~我们会及时处理！
点击此处反馈
评论0
最新资源