一种降低3-D VRRAM热串扰的并行输入重编码电路.docx
版权申诉
157 浏览量
2022-12-01
09:09:52
上传
评论
收藏 1.25MB DOCX 举报
1. 引言
由于其高耐用性、高非线性度以及强大的抗干扰能力，阻变式存储器(RRAM)作为下
一代非易失性存储技术的最佳候选人之一受到了广泛的关注
[1]
.当 RRAM 进行存储时不需要
额外的器件来对其进行控制，因此具有极高的三维集成的潜力
[2]
.为了在存储密度上进一步
与 NAND 闪存技术(特别是目前的 3-D NAND 闪存)竞争，已经提出了 RRAM 的各种 3-D
集成方法
[3-4]
.许多研究已经对 3D-VRRAM 阵列的数据写入以及读出裕度进行了分析
[5-6]
，然
而存储阵列中的热串扰效应也是值得关注的问题
[7-8]
.目前已经有一些研究进行了 RRAM 阵
列中热量传递的建模并进行了热串扰机理的探讨
[9]
，但是当前对于如何解决 3-D VRRAM
阵列中的热串扰问题仍然缺乏全面的分析.
本文提出了一种并行输入重新编码电路，对输入数据进行重新编码后再将其写入 3-D
VRRAM 阵列之中，可以使相邻的 RRAM 单元间的热串扰效应显著降低，从而提高 3-D
VRRAM 阵列的读写可靠性.
2. 3-D VRRAM 阵列中的热串扰效应分析
文中的分析基于一种新型 BNR(build-in non-linear)架构的 3-D VRRAM 阵列，如图 1
所示.由于引入了高性能的自选单元(Self-select cell, SSC)，该架构中仅包含了位线(Bit-line,
BL)与字线(Word-line, WL)
[10]
, 并且相比较于普通的 RRAM 器件拥有更大的读写裕度.新型
3-D VRRAM 阵列的透射电子显微镜(TEM)图像如图 2 所示，从图中可以看出，该架构下
的 3-D VRRAM 阵列可以达到极高的存储单元密度.
剩余10页未读，继续阅读
罗伯特之技术屋
- 粉丝: 3643
- 资源: 1万+
下载权益
C知道特权
VIP文章
课程特权
VIP享7折，此内容立减5.97元 开通VIP
相关推荐
资源上传下载、课程学习等过程中有任何疑问或建议，欢迎提出宝贵意见哦~我们会及时处理！
点击此处反馈
评论0
最新资源