没有合适的资源?快使用搜索试试~
我知道了~
文库首页
安全技术
网络攻防
异步FIFO_sramverilog_异步FIFO_
异步FIFO_sramverilog_异步FIFO_
共9个文件
v:7个
makefile:1个
list:1个
1.该资源内容由用户上传,如若侵权请联系客服进行举报
2.虚拟产品一经售出概不退款(资源遇到问题,请及时私信上传者)
版权申诉
异步FIFO
0 下载量
196 浏览量
2021-09-30
15:11:59
上传
评论
1
收藏
3KB
RAR
举报
温馨提示
五一特惠:¥9.90
19.90
纯Verilog实现的异步FIFO,分为读写控制模块,SRAM CORE,同步等几个模块,内含源文件和仿真文件
资源推荐
资源详情
资源评论
异步FIFO_异步FIFO_
浏览:28
5星 · 资源好评率100%
当使用异步信号时,一个好的设计将对异步信号执行同步处理。 同步通常使用多级D触发器级联处理,如下图所示。 该模型的大多数数据表明,在第一级寄存器生成亚稳态之后,第二级寄存器的稳定输出概率为90%,第三级寄存器的稳定输出概率为99%。 如果亚稳状态跟随电路,将其传递,那么具有较弱自我修复能力的系统将直接崩溃。
异步FIFO控制器的verilog实现
浏览:199
数字设计中经常设计到跨时钟域同步的问题,其中最为广泛采用的方法就是异步fifo实现多数据同步,文档里提供了一种实现方法。
fifo.rar_fifo verilog_异步FIFO_异步FIFO verilog_异步fifo verilog
浏览:109
基于verilog的异步fifo设计,仿真效果良好
fifo_async_fifo_异步FIFO_
浏览:75
异步FIFO功能实现源代码,包含完整的读写指针模块和空满判断模块。
异步FIFO Verilog
浏览:6
用于FPGA的Verilog语言的异步FIFO设计
异步FIFO结构
浏览:151
异步FIFO结构
FIFO.zip_异步FIFO
浏览:83
FIFO经典教材,主要讲异步FIFO原理
异步FIFO解决方案
浏览:147
跨时钟域FIFO读写空、满信号产生解析,有部分参考代码
fifo.zip_metastable verilog_异步FIFO_异步FIFO verilog_异步fifo verilo
浏览:187
异步FIFO实现 verilog代码,利用格雷码消除亚稳态
FIFO.rar_fifo_异步 fifo_异步FIFO
浏览:23
为了解决FIFO的异步操作问题,本文提出了一种利用格雷码对地址进行编码的异步FIFO的设计,并采用VHDL语言进行电路设计,利用Altera公司 FLEX10KE系列FPGA得以实现,该电路软件仿真和硬件实现已经通过验证,并被应用...
异步FIFO—FIFO_AS.rar_fifo_fifo异步_异步 fifo_异步FIFO
浏览:79
5星 · 资源好评率100%
异步FIFO的代码,实现空满逻辑判断 深度宽度可配置
FIFO.rar_FIFO时序仿真_VHDL语言fifo_fifo vhdl_异步FIFO_异步fifo VHDL
浏览:182
5星 · 资源好评率100%
用VHDL语言实现一种异步FIFO,并做时序仿真和功能仿真检验正确性。
异步FIFO.pdf
浏览:182
异步FIFO的工作原理、同步化分析处理、跨时钟域解决方案以及fpga代码示例讲解,适合初学者学习使用。
异步FIFO设计
浏览:64
5星 · 资源好评率100%
摘要:本文介绍如何应用美国QUICKLOGIC公司的QUICKRAM器件设计高速、高可靠异步FIFO(AsynchronousFIFO)。 关键词:异步FIFO 异步FIFO广泛地用于计算机网络工业中进行非同步数据传送,这里的非同步指按一种速率发送而按另一速率接收。因此异步FIFO有两个不同的时钟,一个为读同步时钟,一个为写同步时钟。 当数据从一个时钟驱动的模块进入另一个时钟驱动的模块时
fifo.rar_fifo_异步 fifo_异步FIFO_异步FIFO verilog
浏览:37
基于verilog的fifo异步实现的源代码和分析。
fifo.rar_fifo_异步 fifo_异步FIFO_格雷码
浏览:45
格雷码对地址编码的异步FIFO的实现方法
FIFO_Buffer.rar_FIFO verilog_fifo buffer_verilog fifo_异步FIFO_时序
浏览:108
同步及异步时序电路fifo源程序及其测试程序.rar - fifo源程序,erilog编写~具有较强的参考价值~
asynchronous_fifo_异步FIFO_
浏览:56
高性能异步FIFO
fifo.rar_fifo_fifo_16_16_fifo异步_fifo深度16_异步FIFO
浏览:161
异步FIFO 输入: 16bit 输出:16bit 深度:256
asyn_fifo.zip_asynchronous_fifo_tent7ei_异步FIFO_数据 异步
浏览:80
自定义异步FIFO设计,用于数字ic及fpga设计中的数据缓存
yibufifo.rar_FIFO 格雷码_fifo_veriolg d触发器_异步FIFO_格雷码
浏览:179
详细说明异步fifo的设计 格雷码在地址的编码中的作用,及满空标志的产生
异步fifo_vhdl_gong_cheng
浏览:89
基于双端ram的简单异步fifo设计,输出显示在数码管,empty,full,almost_empty,almost_full输出
FIFO_UVM_VIP.zip_FIFO验证sv_UVM_uvm 代码_如何验证fifo_异步fifo验证
浏览:81
5星 · 资源好评率100%
用uvm验证方法学验证异步fifo,文件包括异步FIFOrtl代码和uvm组件
FIFO IP核学习与实践_异步FIFO_
浏览:124
5星 · 资源好评率100%
与ROM或RAM的按地址读写方式不同,FIFO的读写遵循“先进先出”的原则,即数据按顺序写入FIFO,先被写入的数据同样在读取的时候先被读出,所以FIFO存储器没有地址线。FIFO有一个写端口和一个读端口外部无需使用者控制...
FIFO.zip_fifo_异步FIFO_数据传输
浏览:141
FIFO(First Input First Output)先入先出队列,这是一种传统的按序执行方法,先进入的指令先完成并引退,跟着才执行第二条指令。FIFO一般用于不同时钟域之间的数据传输。
收起资源包目录
异步FIFO.rar
(9个子文件)
异步FIFO
syn.v
816B
write_con.v
713B
top.v
1KB
fifo_tb.v
1KB
bin2gray.v
328B
dual_ram.v
638B
makefile
229B
file.list
81B
read_con.v
654B
共 9 条
1
评论
收藏
内容反馈
1.该资源内容由用户上传,如若侵权请联系客服进行举报
2.虚拟产品一经售出概不退款(资源遇到问题,请及时私信上传者)
版权申诉
五一特惠:¥9.90
19.90
资源评论
资源反馈
评论星级较低,若资源使用遇到问题可联系上传者,3个工作日内问题未解决可申请退款~
联系上传者
评论
海四
粉丝: 53
资源:
4717
私信
上传资源 快速赚钱
我的内容管理
展开
我的资源
快来上传第一个资源
我的收益
登录查看自己的收益
我的积分
登录查看自己的积分
我的C币
登录后查看C币余额
我的收藏
我的下载
下载帮助
前往需求广场,查看用户热搜
最新资源
sql server专题实验6 视图的应用
优必选悟空机器人拆解教程.pdf
汽车租赁(ssm+layui).zip
2198797364396麦购-NEW+AUX(抢回流免费.apk
python爬虫的概要介绍与分析
TG-2024-04-26-183849310.mp4
汇编语言的概要介绍与分析
个人博客系统设计与开发.zip
2023-04-06-项目笔记 - 第一百十五阶段 - 4.4.2.113全局变量的作用域-113 -2024.04.26
2023-04-06-项目笔记 - 第一百十五阶段 - 4.4.2.113全局变量的作用域-113 -2024.04.26
资源上传下载、课程学习等过程中有任何疑问或建议,欢迎提出宝贵意见哦~我们会及时处理!
点击此处反馈
安全验证
文档复制为VIP权益,开通VIP直接复制
信息提交成功