用Verilog HDL设计实现64bit二进制整数乘法器,底层乘法器使用16*16\8*8\8*32\8*16小位宽乘法器来实现,底层乘法器使用FPGA内部IP实现。
评论星级较低,若资源使用遇到问题可联系上传者,3个工作日内问题未解决可申请退款~