PCM30基群帧同步电路设计报告
江喜平 2005-07-26
一. 功能描述
二. 系统设计
PCM30 系统设计的 RTL 结构图如下所示:
SHIFT_8REG
比较电路
EVEN_SYNODD_SYN
ODD_110BREG
EVEN_9BHREG
FSM
FRAME_256CNT
FRAME_256CNT_CLR
FLOOS_N
ODD_SYN_REG
EVEN_SYN_REG
ODD_EVEN_REG
图:PCM30 系统的 RTL 结构图
由图可以看出,有以下的寄存器组成,分别说明如下:
SHIFT_8REG 是 8 位的一个具有移位功能的寄存器,每一次数据打入都会从
这个寄存器的最低位打入,并相应进行向左移位。
ODD_110BREG 是一个 3 位的备份寄存器,寄存器中存放的是奇数帧的同步
头,也就是 110。
EVEN_9BHREG 是一个 8 位的备份寄存器,寄存器中存放的是偶数帧的同步
头,也就是 10011011。这两个寄存器的初始值在系统一开始就打入。
ODD_SYN_REG 是一个 1 位的寄存器,在计数器为 7 时将 ODD_SYN 这个信
号打入这个寄存器,在每一个状态的开始将这个信号置位 0 表示没有奇帧同步信
号。
EVEN_SYN_REG 是一个 1 位的寄存器,在计数器为 7 时将 EVEN_SYN 这个
信号打入这个寄存器,在每一个状态的开始将这个信号置位 0 表示没有偶帧同步
信号。