I
摘 要
频率 是 电 子 技 术领域内的一个基本参数,同时也是一个非常重要的参数。稳定
的时钟在高性能电子系统中有着举足轻重的作用,直接决定系统性能的优劣。随着电
子技术的发展,测频系统使用时钟的提高,测频技术有了相当大的发展,但不管是何
种测频方法,士1个计数误差始终是限制测频精度进一步提高的一个重要因素。本 设
计采用等精度频率设计原理和8051软核做微处理器。通过分析士1个计数误差的来源
得出了一种新的测频方法:检测被测信号,时基信号的相位,当相位同步时开始计数,
相位再次同步时停止计数,通过相位同步来消除计数误差,然后再通过运算得到实际
频率的大小。充分利用8051软核简化外围电路及降低系统设计的复杂度。采用VHDL语
言,成功的编写出了设计程序,并在Qutus II软件环境中,对编写的VHDL程序进行了
仿真,得到了很好的效果。最,给出了较详细的设计方法和完整的程序设计以及调试
结果。
关键词:EDA、FPGA、全同步、数字频率计、V
ABSTRACT
Frequency is a basic parameter of elcetornics field,meanwhile,it’saver
important Param ete.Stable clock is very important in high electronics
syetem determining the syetem perfermance directly. With the development of
technology of electronics,the frequency measurement System using higher clock,
the frequency measurement technology has very nice development .In despite
of using all other advanced frequency measurement methods,the Positive and
negativel errors was a very important factor that stop frequency measurement
precision improving all through. This design uses the design principle and
the frequency of such precision 8051 soft nuclear do microprocessors.Through
analyzing the origin of the Positive and negative got a new frequency
measurement methods: checkingt measured and standard signal’s Phase,if the
Phase is synchronous.then the counters start counting when the signal’s Phase
is synchronous again. The counters to stopping working
by Phase in一Phase to eliminate counting erors,then getting the real frequency
through calculating. Make full use of the 8051 soft IP simplified peripheral
circuit and reduce the complexity of the system design. the design of complete
digital cymometer was successful using VHDL language, successful writing out
design program, and in Qutus II software environment ,and procedures obtained
good effect. The detail is presented, the design method and program design
and commissioning of full results.
Keywords:EDA、FPGA、、Complete ln-phase、DigtaICymomcter、VHDL、8051
目 录
摘 要 .........................................................................................................................................................I
ABSTRACT..............................................................................................................................................III
绪 论.........................................................................................................................................................1
第一章 系统分析与方案论证.............................................................................................................3
第二章 微处理器的简介.........................................................................................................................5
2.1 FPGA 简介 ...................................................................................................................................5
2.1.1 FPGA 的工作原理............................................................................................................5
2.1.2 FPGA 配置模式................................................................................................................6
2.2 8051 单片机 IP 软核应用系统构建 .........................................................................................7
2.2.1 8051 单片机 IP 软核应用系统构建..............................................................................7
2.2.2 K8051 单片机软核基本功能和结构............................................................................7
第三章 频率计的工作原理...................................................................................................................11
3.1 测频原理介绍.......................................................................................................................11
3.2 测周原理...............................................................................................................................13
第四章 系统硬件的设计与实现.............................................................................................................14
4.1 系统的整体框图........................................................................................................................14
4.2 K8051 单片机软核实用系统构建和软件测试.........................................................................14
4.3 测频模块的设计及调试............................................................................................................15
第五章 系统软件设计...........................................................................................................................22
5.1 系统软件总体设计....................................................................................................................22
5.2 测频及测周程序设计................................................................................................................22
5.3 显示程序设计............................................................................................................................24
第六章 系统整体调试.............................................................................................................................25
结束语.......................................................................................................................................................26
致 谢.......................................................................................................................................................27
参考文献...................................................................................................................................................28
附 录...............................................................................................................................................29
附件 1.总体硬件图...................................................................................................................................29
附件 2 单片机控制程序..........................................................................................................................30
绪 论
随着 数 字 电路应用越来越广泛,传统的通用数字集成电路芯片已经很难满足系
统功能的要求,而且随着系统复杂程度的不断增加,所需通用集成电路的数量呈爆炸
性增长,使得电路板的体积迅速膨胀,系统可靠性难以保证。此外,现代电子产品的
生命周期都很短,一个电路可能要在很短的时间内作改进以满足新的功能要求,对于
通用集成电路来说则意味着重新设计和重新布线。而可编程逻辑器件克服了上述缺点,
它把通用集成电路通过编程集成到一块尺寸很小的硅片上,成倍缩小了电路的体积,
同时由于走线短,减少了干扰,提高了系统的可靠性,又由于VHDL语言和verilog语
言易于掌握与使用,设计相当灵活,极大地缩短了产品的开发周期。本设计在FPCA技
术越来越成熟,应用越来越广泛的情况下,使用成熟的FPGA技术来实现目前还不是很
成熟的全同步数字频率计。此设计具有重要的研究价值。
由于 社 会 发展和科技发展的需要,信息传输和处理的要求的提高,对频率的测
量精度也提出了更高的要求,需要更高准确度的时频基准和更精密的测量技术。而频
率测量所能达到的精度,主要取决于作为标准频率源的精度以及所使用的测量设备和
测量方法。目前,国内外使用的测频的方法有很多,有直接测频法、内插法、游标法、
时间一电压变化法、事周期同步法、颇率倍增法、颇筹倍增注以及相桥比较法等等。
直接测频的方法较简单,但精度不高。内插法和游标法都是采用模拟的方法,虽然精
度提高了,但是电路设计却很复杂‘时间一电压变化法是利用电容的充放电时间进行
测量,由于经过A/D转换,速度较慢,且抗干扰能力较弱。多周期同步法精度较高的
一种。为了进一步的提高精度,通常采用模拟内插法或游标法与多周期同步法结合使
用,虽然精度有了进一步的提高,但始终未解决士1个字的计数误差,而且这些方法
设备复杂,不利于推广。频率误差倍增法可以减小计数器的士1个字的误差,提高测
量精度。但用这种方法来提高测量精度是有限的,因为如要得到2x10-13一招的测量
精度,就要把被测频率
x
f
倍频到
x
mf
=1/2
11
*10
Hz=5000MHz,这无论是对倍频技术,
还是对目前的计数器都是很难实现的。频差倍增一多周期法是一种频差倍增法和差拍
法相结合的测量方法。这种方法是将被测信号和参考信号经经频差倍增使被测信号的
相位起伏扩大,在通过混频器获得差拍信号,用电子计数器在低频下进行多周期测量,
能在较少的倍增次数和同样的取样时间情况下,得到比测频法更高的系统分辨率和测
量精度。但是仍然存在着时标不稳而引入的误差和一定的触发误差。以上只是对现存
的几种主要的测频方法的概述,很显然从以上的分析中知道: 不同的测频方法在不同
的应用条件下是具有一定的优势的,而在本论文中,我主要在多周期同步法的基础上,
采用了全同步的测频方法。主要是消除了士1个字的对时标信号的计数误差,而且在
FPGA/CPLD芯片上实现,具有很大的优势.
总之 , 频 率(时间)测量技术发展非常快.在频标方面,一方面是追求新的更高
稳定度和准确度的新型频标,据报道,实验室中做出频率准确度优于1丁3的频标。一
方面是提供便于工业、科研应用的商品化频标,如小艳钟、铆频标、新型高稳定度晶
体振荡器等这些工作多在计量研究与工业部门进行。大量的工作在改进、创造新的测
频原理、方法和仪器,以便以更高的精度、速度,自动进行测量和数据处理,并向多
功能、小型化、高性价比方向发展。在提高测频精度方面,值得特别提出的有全同步
取样技术和可校准通用电子计数器技术,它们使测频精度提高到一个新的水平。本文
2
正是介绍了基于FPGA和8051软核单片机,利用EDA技术开发的等精度频率计。