+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Legal Partition Candidates ;
+----------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Hierarchy ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ;
+----------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; ROM2 ; 9 ; 0 ; 0 ; 0 ; 8 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ;
; add1 ; 17 ; 0 ; 0 ; 0 ; 9 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ;
; ROM1 ; 9 ; 0 ; 0 ; 0 ; 8 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ;
; accumul1 ; 31 ; 29 ; 0 ; 29 ; 9 ; 29 ; 29 ; 29 ; 0 ; 0 ; 0 ; 0 ; 0 ;
; accumul_k ; 31 ; 0 ; 0 ; 0 ; 9 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ;
; register_fm_k1 ; 32 ; 29 ; 0 ; 29 ; 29 ; 29 ; 29 ; 29 ; 0 ; 0 ; 0 ; 0 ; 0 ;
+----------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
没有合适的资源?快使用搜索试试~ 我知道了~
FM.zip_FM_fm fpga_fpga fm_和弦音乐_基于FPGA的音乐
共187个文件
cdb:19个
hdb:16个
dat:9个
1.该资源内容由用户上传,如若侵权请联系客服进行举报
2.虚拟产品一经售出概不退款(资源遇到问题,请及时私信上传者)
2.虚拟产品一经售出概不退款(资源遇到问题,请及时私信上传者)
版权申诉
0 下载量 161 浏览量
2022-09-24
06:46:08
上传
评论
收藏 4.51MB ZIP 举报
温馨提示
基于FPGA和弦!!!音乐芯片的设计与实现!!!
资源推荐
资源详情
资源评论
收起资源包目录
FM.zip_FM_fm fpga_fpga fm_和弦音乐_基于FPGA的音乐 (187个子文件)
_info 2KB
_vmake 26B
ROM1.v.bak 7KB
chip_run_msim_rtl_verilog.do.bak 1KB
FM.v.bak 568B
FM_t.v.bak 299B
auccumul_G.v.bak 275B
add.v.bak 161B
chip_run_msim_rtl_verilog.do.bak1 1KB
chip_run_msim_rtl_verilog.do.bak10 1KB
chip_run_msim_rtl_verilog.do.bak11 1KB
chip_run_msim_rtl_verilog.do.bak2 1KB
chip_run_msim_rtl_verilog.do.bak3 1KB
chip_run_msim_rtl_verilog.do.bak4 1KB
chip_run_msim_rtl_verilog.do.bak5 1KB
chip_run_msim_rtl_verilog.do.bak6 1KB
chip_run_msim_rtl_verilog.do.bak7 1KB
chip_run_msim_rtl_verilog.do.bak8 1KB
chip_run_msim_rtl_verilog.do.bak9 1KB
chip.cmp.bpm 1KB
chip.map.bpm 1KB
chip.cmp.cdb 84KB
chip.root_partition.cmp.cdb 36KB
chip.sgdiff.cdb 28KB
chip.map.cdb 23KB
chip.root_partition.map.cdb 22KB
chip.idb.cdb 9KB
chip.rtlv_sg.cdb 8KB
chip.pre_map.cdb 6KB
chip.(0).cnf.cdb 3KB
chip.(1).cnf.cdb 3KB
chip.(2).cnf.cdb 2KB
chip.(3).cnf.cdb 2KB
chip.rtlv_sg_swap.cdb 2KB
chip.map_bb.cdb 1KB
chip.(4).cnf.cdb 1KB
chip.(6).cnf.cdb 1KB
chip.(5).cnf.cdb 1KB
chip.root_partition.map.hbdb.cdb 606B
chip.amm.cdb 445B
logic_util_heursitic.dat 32KB
_primary.dat 12KB
_primary.dat 12KB
_primary.dat 860B
_primary.dat 446B
_primary.dat 371B
_primary.dat 335B
_primary.dat 324B
_primary.dat 235B
chip.db_info 138B
chip.db_info 138B
_primary.dbs 17KB
_primary.dbs 17KB
_primary.dbs 2KB
_primary.dbs 993B
_primary.dbs 665B
_primary.dbs 658B
_primary.dbs 655B
_primary.dbs 357B
chip.tiscmp.slow_1200mv_0c.ddb 397KB
chip.tiscmp.slow_1200mv_85c.ddb 397KB
chip.tiscmp.fast_1200mv_0c.ddb 393KB
chip.tiscmp.fastest_slow_1200mv_0c.ddb 180KB
chip.tiscmp.fastest_slow_1200mv_85c.ddb 180KB
chip.asm_labs.ddb 14KB
chip.tis_db_list.ddb 231B
chip.root_partition.cmp.dfp 33B
chip_run_msim_rtl_verilog.do 1KB
chip.done 26B
chip.root_partition.map.dpi 1KB
chip.root_partition.map.hbdb.hb_info 46B
chip.cmp.hdb 16KB
chip.root_partition.cmp.hdb 15KB
chip.map.hdb 15KB
chip.root_partition.map.hdb 15KB
chip.root_partition.map.hbdb.hdb 15KB
chip.sgdiff.hdb 14KB
chip.pre_map.hdb 14KB
chip.rtlv.hdb 14KB
chip.map_bb.hdb 10KB
chip.(0).cnf.hdb 1KB
chip.(1).cnf.hdb 1KB
chip.(2).cnf.hdb 1KB
chip.(3).cnf.hdb 1KB
chip.(5).cnf.hdb 752B
chip.(4).cnf.hdb 698B
chip.(6).cnf.hdb 688B
chip.hier_info 9KB
chip.hif 4KB
chip.cycloneive_io_sim_cache.45um_ff_1200mv_0c_fast.hsd 729KB
chip.cycloneive_io_sim_cache.45um_ss_1200mv_0c_slow.hsd 728KB
chip.cycloneive_io_sim_cache.45um_ss_1200mv_85c_slow.hsd 723KB
chip.lpc.html 3KB
modelsim.ini 11KB
chip.root_partition.map.kpt 2KB
chip.map.kpt 2KB
chip.cmp_merge.kpt 206B
chip.root_partition.cmp.kpt 204B
chip.cmp.kpt 201B
chip.cmp.logdb 31KB
共 187 条
- 1
- 2
资源评论
四散
- 粉丝: 52
- 资源: 1万+
上传资源 快速赚钱
- 我的内容管理 展开
- 我的资源 快来上传第一个资源
- 我的收益 登录查看自己的收益
- 我的积分 登录查看自己的积分
- 我的C币 登录后查看C币余额
- 我的收藏
- 我的下载
- 下载帮助
最新资源
- Python 程序语言设计模式思路-行为型模式:职责链模式:将请求从一个处理者传递到下一个处理者
- 9241703124789646.16健身系统2.apk
- postgresql-16.3-1-windows-x64.exe
- Python 程序语言设计模式思路-结构型模式:装饰器讲解及利用Python装饰器模式实现高效日志记录和性能测试
- 基于YOLOv5和DeepSORT的多目标跟踪仿真与记录
- Python 程序语言设计模式思路-创建型模式:原型模式:通过复制现有对象来创建新对象,面向对象编程
- 卸载软件geek卸载软件geek
- Python 程序语言设计模式思路-创建型模式:单例模式,确保一个类的唯一实例(装饰器)面向对象编程、继承
- skywalking-plugins.jar skywalking-alarm.jar
- 独栋别墅图纸D020-两层-10.00&11.00米- 施工图.dwg
资源上传下载、课程学习等过程中有任何疑问或建议,欢迎提出宝贵意见哦~我们会及时处理!
点击此处反馈
安全验证
文档复制为VIP权益,开通VIP直接复制
信息提交成功