Design Compiler FAQ
Part1 DC Basics6 ?! e% L7 A# w8 X5 k
1.1 什么是 DC?
DC(Design Compiler)是 Synopsys 的逻辑综合优化工具,它根据设计描述和约束条件自动综合出一个优化了的门级电路。它可以接受
多种输入格式,如硬件描述语言、原理图和网表等,并产生多种性能报告,在缩短设计时间的同时提高读者设计性能。2 [4 `. V4 B* W/ r" [0 c+ {
1.2 DC 能接受多少种输入格式?1 c5 ]- l/ l# ]9 `8 b4 H1 C
支持.db, .v, .vhd , edif 等等。
1.3 DC 提供多少种输出格式?3 E9 G Z# k; k5 q
1.4 DC 的主要功能或者主要作用是什么?
DC 是把 HDL 描述的电路综合为跟工艺相关的、门级电路。并且根据用户的设计要求,在时序和面积,时序和功耗上取得最佳的效果。
在 floorplanning 和 placement 和插入时钟树后返回 DC 进行时序验证, O& g) a& W6 a9 q: n$ p
1.5 如何寻找帮助?% m" c2 K; y. j$ ~- B
帮助可以分为 3 种求助方式:
1.使用 SOLD,到文档中寻求答案
2. 在命令行中用 man+ DC 命令" b5 |. r" G4 @# R
3. 在命令行中用 info+ DC 命令
1.6 如何找到 SOLD 文档?
SOLD 文档可以在 teminal 中输入 sold&执行。
$> sold&; ^1 M& S3 ]! s( q) F0 Z. ?
或者用命令 which dc_shell 找到 dc 的安装目录。找到 online 目录。$ p! X# c) k, C3 m2 D8 _$ k
1.7 如何配置 DC?
综合设置提供必要的参数给 DC,使工具能够知道进行综合时所需要的必要的信息,即重要参数:工艺库,目标库,标志库等等。
要在.synopsys_dc.setup 上设置好这些参数。而.synopsys_dc.setup 要在三个目录下有说明,一个是 synopsys 的安装目录,一个是用
户文件夹,最后一个是工程目录。由后一个设置覆盖前一个文件。3 w/ A; g! k; E; {* L& ~& {
参数包括:search_path, target_library, link_library, symbol_library+ N2 Q2 b/ `1 K$ E, J, u2 C; P
1.8 target_library 是指什么?
target_library 是综合是在 map 时需要的实际的工艺库) C6 N. b1 t! j! T0 q) {# g3 k- N