没有合适的资源？快使用搜索试试~
我知道了~
文库首页
安全技术
网络攻防
Verilog-Generator-of-Neural-Networks.zip_CNN Verilog_Neural netw
Verilog-Generator-of-Neural-Networks.zip_CNN Verilog_Neural netw
1.该资源内容由用户上传，如若侵权请联系客服进行举报
2.虚拟产品一经售出概不退款（资源遇到问题，请及时私信上传者）
版权申诉
neural_networks
神经网络
0 下载量
57 浏览量
2022-07-13
23:16:38
上传
评论
收藏
11.77MB
ZIP
举报
温馨提示
11.11大促：#9.90
19.90
VIP享9折下载
买1年送3月
利用DE0nano开发板实现了对用的卷积神经网络
资源推荐
资源评论
使用Verilog实现的CNN模块可以方便的在FPGA项目中使用源码.zip
浏览：110
使用Verilog实现的CNN模块可以方便的在FPGA项目中使用源码.zip
使用Verilog实现的CNN模块可以方便的在FPGA项目中使用源码+项目说明.zip
浏览：144
使用Verilog实现的CNN模块可以方便的在FPGA项目中使用源码.zip使用Verilog实现的CNN模块可以方便的在FPGA项目中使用源码.zip使用Verilog实现的CNN模块可以方便的在FPGA项目中使用源码.zip使用Verilog实现的CNN模块可以方便的在FPGA项目中使用源码.zip使用Verilog实现的CNN模块可以方便的在FPGA项目中使用源码.zip使用Verilog实
verilog实现卷积神经网络CNN-源码
浏览：117
5星 · 资源好评率100%
verilog实现卷积神经网络CNN_源码
Verilog
浏览：196
5星 · 资源好评率100%
一个Verilog程序，乘法器及其测试用的c语言
一个NOC的Verilog代码
浏览：69
3星 · 编辑精心推荐
Networks-on-chips是目前最热门的IC技术之一。
FPGA.Implementations.of.Neural.Networks.rar_FPGA神经网络_Neural-Netw
浏览：65
《FPGA Implementations of Neural Networks》这本书可能涵盖了以上这些主题，并可能深入到具体的实现细节，如VHDL或Verilog编程语言的使用，以及如何利用高级合成工具（如Xilinx Vivado或Intel Quartus）进行设计...
CNN.rar_CNN_ourselveseel_tb361.cnn_verilog_verilog cnn
浏览：146
标签中的"verilog_cnn"再次强调了这是用Verilog实现的CNN硬件。"ourselveseel"可能是一个团队或个人的名字，他们负责这个项目。"tb361.cnn"可能是一个特定的测试用例或基准，用于验证和评估CNN硬件设计的性能。 ...
FPGA_Based_CNN-master.zip_CNN_CNN FPGA_cnn verilog_madekv6_基于fp
浏览：131
这个项目是一个基于FPGA的alexnet第一卷积层实现。
vim-verilog-instance-master.zip_DOP_python+verilog_systemverilog
浏览：198
【标题】"vim-verilog-instance-master.zip_DOP_python+verilog_systemverilog" 提供的是一套基于Python的工具，用于在Vim编辑器中自动创建Verilog和SystemVerilog模块实例化。这个项目旨在帮助硬件设计工程师更高效...
fifo.zip_fifo_fifo verilog_verilog_zip
浏览：37
标题 "fifo.zip_fifo_fifo verilog_verilog_zip" 暗示了这个压缩包包含的是一个用Verilog语言实现的FIFO（First In First Out，先进先出）存储器设计的相关资料。描述 "fifo in qurtuas using verilog" 提到FIFO是在...
基于verilog实现CNN卷积神经网络，网络权值参数通过matlab仿真得到coe文件进行FPGA的调用-源码
浏览：173
5星 · 资源好评率100%
基于verilog实现CNN卷积神经网络，网络权值参数通过matlab仿真得到coe文件进行FPGA的调用_源码
verilog实现卷积神经网络CNN，包括卷积层，Relu激活层，FC全连接层，pool池化层
浏览：161
5星 · 资源好评率100%
verilog实现卷积神经网络CNN，包括卷积层，Relu激活层，FC全连接层，pool池化层，输入图片需要满足28*28
基于verilog实现CNN卷积神经网络，网络权值参数通过matlab仿真得到coe文件进行FPGA的调用
浏览：164
5星 · 资源好评率100%
基于verilog实现CNN卷积神经网络，网络权值参数通过matlab仿真得到coe文件进行FPGA的调用 // 第一层卷积缓存 m_layer_input_1 layer_1_b(.clk_in(clk_in),.rst_n(layer_1_a_ready),.map_in(layer_1_conv_tmp[i]),.wr(layer_1_wr),.map_out(layer_1_conv[i
硬件 实现的卷积神经网络（verilog）_verilog_代码_下载
浏览：145
5星 · 资源好评率100%
硬件实现的卷积神经网络（verilog） Verilog 81.6% Objective-C 9.0% Python 5.0%
数模D/A转换模块的Verilog源程序
浏览：31
4星 · 用户满意度95%
数模D/A转换模块的Verilog源程序，调试通过的.v文件，可导入，绑定管脚后仿真实现
dw_apb_timers_db.zip_apb timer_apb verilog_dw_dw_apb_timers_time
浏览：174
5星 · 资源好评率100%
《APB定时器的Verilog实现与应用》 在数字系统设计中，定时器是一种至关重要的组件，它用于实现各种时间相关的功能，如计时、超时检测、周期性任务触发等。本资料主要探讨了如何使用Verilog语言在Advanced ...
crc_verilog_xilinx.zip_CRCGEN.PL_Verilog crc_crc verilog_crc32_c
浏览：43
包括下面文档： readme.txt : This file crc8_8.v : CRC-8, 8-bit data input. crc12_4.v : CRC-12, 4-bit data input. ... crcgen.pl : Perl script used to generate Verilog Source for CRC caluculation.
FPGA-CNN-master.zip_CNN FPGA_fpga cnn大小_fpga 深度学习_hardware CNN
浏览：133
5星 · 资源好评率100%
标题"FPGA-CNN-master.zip"涉及的是在FPGA（Field-Programmable Gate Array）上实现CNN（Convolutional Neural Networks）的相关项目。这个压缩包包含了一个名为"FPGA-CNN-master"的主目录，可能是一个完整的开发...
adc.v.zip_ADC_verilog_adc verilog_verilog ADC
浏览：140
本文将围绕"adc.v.zip_ADC_verilog_adc verilog_verilog_ADC"这个压缩包中的"adc.v"文件，讨论ADC的Verilog实现及其相关知识点。 首先，"adc.v"很可能是包含一个ADC接口的Verilog代码模块。在Verilog中，模块是设计...
aes.zip_Verilog AES_Verilog AES_aes verilog_verilog_zip
浏览：43
标题中的"aes.zip_Verilog AES_Verilog AES_aes verilog_verilog_zip"表明这是一个关于Verilog实现的AES（高级加密标准）加密算法的压缩包。AES是一种广泛使用的块密码，用于保护数据的安全，常应用于无线通信、网络...
verilog_minst神经网络实现.rar
浏览：73
5星 · 资源好评率100%
verilog硬件语言实现minst神经网络，本文件包括本工程及全套代码，货真价实！
verilog 读写文件
浏览：78
5星 · 资源好评率100%
通过非常详细的说明verilog中关于文件操作的系统函数，对于不同EDA仿真器，有详细介绍，就是英文说明，希望对大家有帮助
LDPC的Verilog程序源代码
浏览：26
4星 · 用户满意度95%
从别处拖来的，LDPC的Verilog程序源代码，包括仿真数据等，内容还比较全，用quartusII仿真的
基于verilog的CNN卷积神经网络实现，平台ISE，提供coe格式的权值参数-源码
浏览：63
基于verilog的CNN卷积神经网络实现，平台ISE，提供coe格式的权值参数_源码
FPGA-verilog-digital-clock.zip_verilog_verilog FPGA_verilog数字时钟_
浏览：199
本项目是关于在FPGA上实现一个Verilog编写的数字时钟，该时钟在Quartus II开发环境下进行设计和仿真。Quartus II是Altera公司（现Intel子公司）的一款强大的FPGA开发工具，提供了完整的硬件描述语言（HDL）编译、...
Verilog-AMS.rar_AMS verilog_Verilog-AMS_verilog_verilog ams仿真_vh
浏览：191
Verilog-AMS是一种硬件描述语言，它扩展了标准的Verilog HDL，使其能够处理模拟和混合信号系统的设计。在电子设计自动化（EDA）领域，Verilog-AMS被广泛用于混合信号集成电路和系统级设计。这个"Verilog-AMS.rar...
Verilog-HDL.zip_verilog_教程
浏览：25
这个"Verilog-HDL.zip"压缩包包含了一系列的资源，适合初学者系统地学习Verilog语言。 "Verilog综合心得.pdf"可能涵盖了Verilog设计的综合过程。综合是将高级语言描述的逻辑转换为门级网表的过程，是硬件设计流程中...
fifo_ver_131.zip_ verilog_fifo_verilog fifo_verilog hdl
浏览：144
标题"fifo_ver_131.zip_ verilog_fifo_verilog fifo_verilog hdl"表明这是一个关于Verilog实现FIFO的代码库，可能包含了多个版本或者实现方式。描述中的“fifo verilog hdl 源程序”进一步确认了这是Verilog编写的...
DE1_SoC.zip_DE1_SoC_assignment_de1-soc_verilog
浏览：104
5星 · 资源好评率100%
DE1_SoC.zip_DE1_SoC_assignment_de1-soc_verilog是一个关于DE1_SoC开发板的Verilog引脚分配项目的压缩文件。这个项目主要涉及的是在硬件描述语言Verilog中对DE1_SoC开发板的引脚进行适当地配置和分配。DE1_SoC是一...
评论
收藏
内容反馈
1.该资源内容由用户上传，如若侵权请联系客服进行举报
2.虚拟产品一经售出概不退款（资源遇到问题，请及时私信上传者）
版权申诉
11.11大促：#9.90
19.90
VIP享9折下载
买1年送3月
资源评论
资源反馈
评论星级较低，若资源使用遇到问题可联系上传者，3个工作日内问题未解决可申请退款~
联系上传者
评论
朱moyimi
粉丝: 75
资源:
1万+
私信
上传资源 快速赚钱
我的内容管理
展开
我的资源
快来上传第一个资源
我的收益
登录查看自己的收益
我的积分
登录查看自己的积分
我的C币
登录后查看C币余额
我的收藏
我的下载
下载帮助
前往需求广场，查看用户热搜
最新资源
c语言入门教程，分享给有需要的人，仅供参考
yolo入门教程，分享给有需要的人，仅供参考
158764节奏盒子Sprunki寄生虫10011000.apk
数据压缩领域的哈夫曼树实现与应用
DupFilesSearchAndLink10.5.1重复文件查找
时间序列分析利器：ARIMA模型详解与Python实战
爱普生L111清零软件
用python编写的爬虫项目集合.rar
Java使用POI插件导出表格，格式可自定义，一个函数就可搞定
论文实现 - YOLOv7：可训练的免费包为实时物体检测器树立了新标杆.rar
资源上传下载、课程学习等过程中有任何疑问或建议，欢迎提出宝贵意见哦~我们会及时处理！
点击此处反馈
安全验证
文档复制为VIP权益，开通VIP直接复制
信息提交成功
