#include <stdio.h>
#include <csl_PLL.h>
/* --------------reference-------------*/
//tms320c6713b.pdf
//TMS320C6000 DSP Software-Programmable Phase-Locked Loop (PLL) Controller RG.pdf
#include "reg6713.h"
/*-----------------------main function entry---------------*/
void main()
{
int i;
/*---------------PLL configration Procedure---------------*/
*(int *)PLLCSR = 0x00000000; // step 1, PLLEN=0, bypass mode
asm(" nop 4 "); // step 2, wait 4 cycles
*(int *)PLLCSR = 0x00000008; // step 3, PLLRST=1, Reset PLL
*(int *)PLLDIV0= 0x00008000; // step 4, Program PLLDIV0 (div=1),
*(int *)PLLM = 0x00000005; // PLLM (mul=5),
*(int *)OSCDIV1= 0x00008009; // OSCDIV1 (div=10)
*(int *)PLLDIV2= 0x00008001; // step 5, Program PLLDIV2 (div=2), set CLKOUT2 =97.5MHz
*(int *)PLLDIV1= 0x00008000; // Program PLLDIV1 (div=1), set SCLK =195MHz
*(int *)PLLDIV3= 0x00008009; // Program PLLDIV3 (div=10),set ECLKOUT =19.5MHz
plldelay(100); // step 6, waite for PLL to properly reset
*(int *)PLLCSR = 0x00000000; // step 7, PLLRST=0, Bring PLL out of reset
plldelay(10000); // setp 8, waite PLL to lock
*(int *)PLLCSR = 0x00000001; // step 9, PLLEN=1, Enable PLL mode
/*--------------------------------------------------------*/
while(1);
{
}
}
PLL_test.zip_cpi pll_fpga pll
版权申诉
114 浏览量
2022-09-24
20:09:43
上传
评论 1
收藏 1.27MB ZIP 举报
PLL_test.zip_cpi pll_fpga pll （165个子文件） 
vectors.asm 3KB PLL_test.c 1KB FPGA.cmp.cdb 81KB FPGA.sgdiff.cdb 24KB FPGA.map.cdb 22KB FPGA.(33).cnf.cdb 8KB FPGA.(1).cnf.cdb 7KB FPGA.(2).cnf.cdb 5KB FPGA.(41).cnf.cdb 5KB FPGA.(13).cnf.cdb 4KB FPGA.(31).cnf.cdb 4KB FPGA.(32).cnf.cdb 4KB FPGA.(21).cnf.cdb 3KB FPGA.(3).cnf.cdb 3KB FPGA.(16).cnf.cdb 3KB FPGA.(29).cnf.cdb 3KB FPGA.(25).cnf.cdb 3KB FPGA.(34).cnf.cdb 3KB FPGA.(35).cnf.cdb 2KB FPGA.(27).cnf.cdb 2KB FPGA.(14).cnf.cdb 2KB FPGA.(5).cnf.cdb 2KB FPGA.(19).cnf.cdb 2KB FPGA.(37).cnf.cdb 2KB FPGA.(30).cnf.cdb 2KB FPGA.(4).cnf.cdb 2KB FPGA.(24).cnf.cdb 1KB FPGA.(11).cnf.cdb 1KB FPGA.(9).cnf.cdb 1KB FPGA.(8).cnf.cdb 1KB FPGA.(22).cnf.cdb 1KB FPGA.(23).cnf.cdb 1KB FPGA.(6).cnf.cdb 1KB FPGA.(7).cnf.cdb 1KB FPGA.(10).cnf.cdb 1KB FPGA.(15).cnf.cdb 1KB FPGA.(20).cnf.cdb 1KB FPGA.(12).cnf.cdb 1KB FPGA.(28).cnf.cdb 1KB FPGA.(39).cnf.cdb 1KB FPGA.(40).cnf.cdb 1KB FPGA.(17).cnf.cdb 996B FPGA.(26).cnf.cdb 940B FPGA.signalprobe.cdb 918B FPGA.(18).cnf.cdb 827B FPGA.(36).cnf.cdb 819B FPGA.(38).cnf.cdb 583B FPGA.pre_map.cdb 491B FPGA.rtlv_sg.cdb 447B FPGA.(0).cnf.cdb 408B FPGA.rtlv_sg_swap.cdb 158B FPGA.eco.cdb 141B SYMBOL.CDX 302KB FILE.CDX 3KB PLL_test.cmd 588B FPGA.db_info 136B SYMBOL.DBF 263KB FILE.DBF 998B FPGA.dbp 0B FPGA.asm_labs.ddb 779KB FPGA.cmp0.ddb 235KB FPGA.cmp2.ddb 89KB FPGA.done 26B FPGA.dpf 239B SYMBOL.FPT 493KB FILE.FPT 2KB reg6713.h 2KB FPGA.sgdiff.hdb 53KB FPGA.cmp.hdb 30KB FPGA.map.hdb 28KB FPGA.pre_map.hdb 9KB FPGA.rtlv.hdb 9KB FPGA.(33).cnf.hdb 3KB FPGA.(1).cnf.hdb 2KB FPGA.(2).cnf.hdb 2KB FPGA.(25).cnf.hdb 1KB FPGA.(13).cnf.hdb 1KB FPGA.(41).cnf.hdb 1KB FPGA.(19).cnf.hdb 1013B FPGA.(21).cnf.hdb 1000B FPGA.(37).cnf.hdb 964B FPGA.(16).cnf.hdb 956B FPGA.(27).cnf.hdb 955B FPGA.(29).cnf.hdb 954B FPGA.(32).cnf.hdb 910B FPGA.(4).cnf.hdb 834B FPGA.(14).cnf.hdb 827B FPGA.(6).cnf.hdb 803B FPGA.(8).cnf.hdb 777B FPGA.(24).cnf.hdb 688B FPGA.(34).cnf.hdb 678B FPGA.(11).cnf.hdb 676B FPGA.(31).cnf.hdb 656B FPGA.(23).cnf.hdb 638B FPGA.(3).cnf.hdb 633B FPGA.(10).cnf.hdb 631B FPGA.(39).cnf.hdb 603B FPGA.(9).cnf.hdb 599B FPGA.(15).cnf.hdb 597B FPGA.(28).cnf.hdb 593B共 165 条
- 1
- 2
资源评论
