24 April 2001
C
O
N
F
I
D
E
N
T
I
A
L
®
7170179 D
STi5518
SINGLE-CHIP SET-TOP BOX DECODER WITH MP3 AND
HARD DISK DRIVE SUPPORT
DATA SHEET
The information in this data sheet is subject to change without notice.
n
Integrated 32-bit host CPU up to 81 MHz
• 2 Kbytes of Icache, 2 Kbytes of Dcache, and
4 Kbytes of SRAM configurable as Dcache.
n
Audio decoder
• 5.1 channel Dolby Digital® /MPEG-2 multi-channel
decoding, 3 X 2-channel PCM outputs
• IEC60958 -IEC61937 digital output
• SRS®/TruSurround®
• DTS® digital out and MP3 decoding
• Alignment beep for satellite dishes.
n
Video decoder
• Supports MPEG-2 MP@ML
• Fully programmable zoom-in and zoom-out
• NTSC to PAL conversion.
n
DVD and SVCD subpicture decoder
n
High performance on-screen display
• 2 to 8 bits per pixel OSD options
• Anti-flicker, anti-flutter and anti-aliasing filters.
n
PAL/NTSC/SECAM encoder
• RGB, CVBS, Y/C and YUV outputs with 10-bit DACs
• Macrovision® 7.01/6.1 compatible (optional).
n
Shared SDRAM memory interface
• 1 or 2x16-Mbit, or 1x64-Mbit 125 MH
Z SDRAM.
n
Programmable CPU memory interface for SDRAM,
ROM, peripherals...
n
Front-end interface
• DVD, VCD, SVCD and CD-DA compatible
• Serial, parallel and ATAPI interfaces
• Hardware sector filtering
• Integrated CSS decryption and track buffer.
n
Hardware transport-stream demultiplexor
• Parallel/serial input
• DES and DVB descramblers
• 32 PID support.
n
Integrated peripherals
• 2 UARTs, 2 SmartCards, I
2
C controller, 3 PWM
outputs, 3 capture timers
• Modem support
• 44 bits of programmable I/O
• IR transmitter/receiver.
n
Professional toolset support
• ANSI C compiler and libraries.
n
208 pin PQFP package.
The STi5518 is a highly integrated single-chip decoder,
designed for use in feature-rich mass-market set-top
boxes. It integrates a high-performance 32-bit CPU, a
dedicated block for DVB/DirecTV transport demultiplexing
and descrambling, modules for MPEG-2 video and audio
decoding with 3D-surround and MP3 support, advanced
display and graphics features, a digital video encoder and
all of the system peripherals required in a typical low-cost
interactive receiver.
To cover the needs of DVD-capable set-top boxes,
STi5518 integration options include a CSS decryption
block, a Dolby Digital audio decoder and Macrovision
copy protection.
An ATAPI interface is built-in, supporting the glueless
connection of standard Hard Disk Drives. In this way, the
STi5518 is ideal for set-top boxes featuring trick modes
such as live TV recording, pausing and time-shifting.
The STi5518 is backward compatible with the popular
STi5500 set-top box decoder, allowing easy migration
from the previous generation.
The high level of integration in a single PQFP-208
package makes the STi5518 ideally suited for low-cost,
high-volume set-top box applications.
DMA
channels
arbitrator
Front-end interface
(sector processor
& DVD decryption)
2K
instruction
cache
2K data
cache and
4K SRAM
ST20 CPU
2 UART,
2 SmartCard,
PIO, 3PWM,
MAFE interface
IR blaster
Diagnostics
controller and
system services
Programmable
CPU memory
interface
MPEG2 video
Sub-picture
OSD & background
PAL/NTSC
& SECAM
MPEG-2 multichannel
Dolby Digital®
MP3, Alignment beep
C
O
N
F
I
D
E
N
T
I
A
L
STi5518
2/294 7170179 D
Table of contents
1 Architecture overview - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - 9
1.1 Introduction - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - 9
1.2 Central processor - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - 10
1.3 MPEG video decoder - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - 10
1.4 Audio decoder - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - 11
1.5 IR transmitter/receiver - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - 11
1.6 Modem analog front-end interface - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - 11
1.7 Memory subsystem - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - 12
1.8 Serial communication - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - 12
1.9 Front-end interface - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - 13
1.10 On-chip PLL - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - 13
1.11 Diagnostic controller (DCU) - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - 13
1.12 Interrupt subsystem - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - 13
1.13 PAL/NTSC/SECAM encoder - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - 13
1.14 SmartCard interfaces - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - 13
1.15 PWM and counter module - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - 14
1.16 Parallel I/O module - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - 14
2 Pin data - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - 15
2.1 Pin out - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - 15
2.2 Pin list sorted by function - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - 16
2.3 Pins sorted by pin number - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - 20
3 Central processing unit - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - 27
3.1 Registers - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - 27
3.2 Processes and concurrency - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - 28
3.3 Priority - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - 29
3.4 Process communications - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - 30
3.5 Timers - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - 30
3.6 Traps and exceptions - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - 31
3.6.1 Trap groups - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - 32
3.6.2 Events that can cause traps - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - 33
3.6.3 Trap handlers - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - 33
3.6.4 Restrictions on trap handlers - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - 35
4 Instruction set - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - 36
4.1 Instruction cycles - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - 36
4.2 Instruction characteristics - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - 37
4.3 Instruction-set tables - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - 38
5 Interrupt system - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - 45
5.1 Introduction - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - 45
5.2 Interrupt controller - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - 45
5.3 Interrupt vector table - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - 46
5.4 Interrupt handlers - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - 47
C
O
N
F
I
D
E
N
T
I
A
L
STi5518
7170179 D 3/294
5.5 Interrupt latency - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - 48
5.6 Pre-emption and interrupt priority - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - 48
5.7 Restrictions on interrupt handlers - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - 48
5.8 Interrupt level controller - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - 49
5.9 Interrupt assignments - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - 50
6 Memory map- - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - 51
6.1 Overview - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - 51
6.2 Mapping - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - 52
6.3 System memory use - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - 55
7 Memory - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - 56
7.1 External memory - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - 56
7.2 On-chip SRAM memory - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - 56
7.3 Caching - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - 56
7.3.1 Outline of operation - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - 57
7.3.2 Cache initialization - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - 58
7.3.3 Cache subsystem control - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - 58
7.3.4 Data cache - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - 58
7.3.5 Instruction cache - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - 59
7.3.6 Cacheable and non-cacheable memory locations - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - 60
8 Programmable CPU memory interface - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - 63
8.1 Pin functions - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - 64
8.2 Configuration list - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - 68
8.3 External bus cycles - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - 70
8.3.1 DRAM - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - 71
8.3.2 SDRAM - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - 75
8.3.3 SRAM or peripheral access cycles - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - 78
8.3.4 Wait - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - 79
8.3.5 Bank-width based address shifting - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - 80
8.4 EMI configuration - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - 80
8.5 Default configuration - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - 80
9 System services - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - 82
9.1 Power-on hard reset - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - 82
9.2 Bootstrap - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - 82
10 Diagnostic controller - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - 83
10.1 Diagnostic hardware - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - 83
10.2 Access features - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - 84
10.3 Software debugging features - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - 84
10.4 Controlling the diagnostic controller - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - 86
10.5 Peeking and poking the host from the target - - - - - - - - - - - - - - - - - - - - - - - - - - - - 87
11 Test access port- - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - 88
12 Data flow- - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - 89
12.1 On-chip modules - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - 89
12.2 Video data flow - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - 90
C
O
N
F
I
D
E
N
T
I
A
L
STi5518
4/294 7170179 D
12.3 Audio data flow - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - 91
13 Front-end interface - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - 92
13.1 Introduction - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - 92
13.2 Serial interface - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - 93
13.3 DVB-CI mode (optional) - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - 94
13.4 Parallel interface - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - 95
13.5 ATAPI interface - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - 97
13.6 I2S interface - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - 98
13.7 Decryption cell - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - 104
14 Link - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - 105
14.1 Introduction - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - 105
14.2 MPEG-2 & DSS systems layers - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - 105
14.3 Overview - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - 107
14.4 Detailed description - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - 109
14.4.1 Input interface - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - 109
14.4.2 NRSS interface - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - 109
14.4.3 Descrambler - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - 111
14.4.4 SDAV/P1394 interface - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - 113
14.4.5 FRAM - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - 116
14.4.6 DMA - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - 120
14.4.7 Clock recovery - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - 123
14.4.8 Interrupts - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - 124
14.5 DVD/link data analyzer - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - 128
14.6 Hard disk drive buffer control - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - 132
15 MPEG video decoder - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - 133
15.1 Decoder operation - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - 133
15.2 Reset - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - 133
15.3 Bit buffer and start-code detection (video) - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - 134
15.3.1 Bit buffer - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - 134
15.3.2 Start code detection - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - 134
15.3.3 Handling time-stamps - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - 135
15.4 Video decoding pipeline control - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - 136
15.5 Quantization table loading - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - 137
15.6 Memory mapping of data - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - 137
15.6.1 Mapping 1 or 2 x 16-Mbit SDRAM - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - 138
15.6.2 Mapping 1 x 64-Mbit SDRAM - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - 140
15.6.3 Memory segments - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - 142
15.6.4 Arrangement of pixel-pairs inside a luma SDRAM row - - - - - - - - - - - - - - - - - - - - - - - - - - - - - 142
15.6.5 Arrangement of pixel-pairs inside a chroma SDRAM row - - - - - - - - - - - - - - - - - - - - - - - - - - - 143
15.7 Using picture pointers - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - 143
15.8 Video pipeline - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - 144
15.8.1 Decoding task - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - 144
15.8.2 Error recovery and missing macroblock concealment - - - - - - - - - - - - - - - - - - - - - - - - - - - - - 145
15.9 PES parser - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - 147
15.10 Enhanced trick-modes - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - 148
C
O
N
F
I
D
E
N
T
I
A
L
STi5518
7170179 D 5/294
16 Sub-picture decoder- - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - 150
16.1 Introduction - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - 150
16.2 Buffer management and pointers - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - 151
16.3 Operation - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - 151
16.4 Sub-picture display - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - 153
16.4.1 Look-up tables - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - 153
16.4.2 Sub-picture areas - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - 153
17 Overlay graphics and texts - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - 154
17.1 Introduction - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - 154
17.2 Buffer management - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - 154
17.3 Operation - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - 155
17.4 Display - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - 155
18 Display planes- - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - 156
18.1 Overview - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - 156
18.2 Background color plane - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - 157
18.3 MPEG video plane - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - 158
18.3.1 Setting-up the display - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - 158
18.3.2 Sample rate converter - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - 159
18.3.3 Block-to-row converter - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - 163
18.3.4 Degradation mode - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - 169
18.4 On-screen display (OSD) - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - 169
18.4.1 Using the OSD - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - 170
18.4.2 OSD regions - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - 170
18.4.3 OSD specification - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - 171
18.4.4 OSD region position - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - 173
18.4.5 Color palette - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - 174
18.4.6 OSD bit-map - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - 177
18.4.7 OSD block header format - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - 177
18.4.8 OSD specification block examples - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - 178
18.4.9 Mixing OSD with video - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - 181
18.4.10 Anti-flicker and anti-flutter filters - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - 181
18.4.11 OSD active signal - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - 182
18.5 Sub-picture or cursor plane - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - 183
18.6 Mixing display planes - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - 183
18.6.1 4:2:2 Output control - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - 185
19 SDRAM block move - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - 186
20 Digital encoder - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - 187
20.1 Introduction - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - 187
20.2 Video timing - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - 187
20.3 Reset procedure - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - 192
20.4 Master mode - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - 192
20.5 Slave modes - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - 193
20.5.1 Introduction - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - 193
20.5.2 Line-based synchronization - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - 193
20.5.3 Frame-based synchronization - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - 194
20.5.4 Sync-in-data based synchronization - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - 196
20.6 Input demultiplexor - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - 198
