锁相环的MATLAB仿真.zip

锁相环 (Phase-locked Loop, PLL)是一种能够将输出信号锁定在输入信号或参考信号的频率或相位上的电路。在PLL的锁定状态下，输出与输入信号的相差是一个常量，或者为零。当输入信号发生变化，相差增大，PLL的控制机制可使相差逐步减小到稳态相差。