DBT-RISE-RISCV:基于DBT-RISE的指令集模拟器，实现RISC-V ISA

DBT-RISE-RISCV 基于DBT-RISE的，实现RISC-V ISA的指令集模拟器的核心。 该项目位于 。 此存储库仅包含RISC-V ISS的代码，并且只能与DBT_RISE一起使用。 使用此ISS的完整VP可以在上找到，该模型为控制无刷直流（BLDC）电机的SiFives FE310建模。 该库提供了构建RISC-V ISS的基础结构。 库的当前部分是遵循“ RISC-V指令集手册第一卷：用户级ISA”的2.2版的以下实现： RV32IMAC RV32GC RC64I RV64GC 都通过了相应的合规性测试。 除了那些ISA实现外，还有一个封装程序实现了M / S / U模式，其中包括特权规范1.10中的虚拟内存管理和CSR。 src中的main.cpp集成到顶级项目后，便可以构建独立的ISS。 有关更多信息，请访问 。 最后但并非最不重要的一点是，提供了S