risc-v cpu.7z

RISC-V 阿里平头哥 玄铁910同门 蜂鸟E200 手把手由浅入深教你RISC-V CPU 大道至简 不服就干

The RISC-V Instruction Set Manual:Volume I: User-Level ISA Document Version 2.2

This is version 2.2 of the document describing the RISC-V user-level architecture.

手把手教你设计CPU——RISC-V处理器 样章

本书为胡振波于2018年的著作，讲述如何使用Verilog设计RISC-V处理器。本资源为样章，给读者一个先行理解的机会，再决定是否购买。本书共分四部分。第一部分是CPU与RISC-V的综述, 帮助初学者对CPU和RISC-V建立起认识。第二部分讲解使用Verilog设计CPU, 使读者掌握处理器核的设计精髓。第三部分介绍蜂鸟E203配套的SoC和软件平台, 实现蜂鸟E203 RISC-V处理器在FPGA平台上的运行。第四部分是附录, 介绍RISC-V指令集架构, 辅以背景知识解读和注解, 便于读者理解。

E203 RISC-V 仿真 demo_gpio

实现了RISV-V开源E203的ubutnu的C语言demo_gpio编译，并转换成二进制机器码，烧写到硬件仿真环境的ITCM中实现GPIO翻转仿真。 文档的目的在于测试搭建C工程编译环境和EDA硬件仿真环境。

RISC-V，异构IoT时代全新架构.pdf

由西南证券发布的研究报告：《RISC-V：异构IoT时代全新架构》，作者：陈杭，曹辉。 讲述了有关RISC-V发展，与arm，x86的对比，以及在IoT时代的发展趋势。具体章节包括： 1.RISC-V简介 2.CPU主流架构 3.x86、ARM、RISC-V 4.RICS-V的设计理念及优势 5.RISC-V的历史沿革与市场应用 6.RISC-V目前存在的缺点和竞争对手 7.国内芯片自主可控的机会

The RISC-V Instruction Set Manual Volume II: Privileged Architecture 1.10

This is version 1.10 of the RISC-V privileged architecture proposal

risc-v core Verilog源码

risc-v core的Verilog源码，

RISC-V中文架构手册

RISC-V中文架构手册 RISC-V-Reader-Chinese-v2p1 RISC-V中文架构手册

集成电路设计年会：EDA 和 RISC-V 的发展机会.pdf

集成电路设计年会：EDA 和 RISC-V 的发展机会；集成电路设计年会：EDA 和 RISC-V 的发展机会；

RISC-V Reader中文版，高清矢量字体，已添加书签

RISC-V Reader中文版：《RISC-V手册：一本开源指令集的指南》，由David Patterson, Andrew Waterman撰写，包云岗老师带领的团队翻译。高清矢量字体，已添加书签。

RISC-V中文架构手册开源指令集的指南 RISC-V-Reader-Chinese-v2p1

RISC-V 自 2011 年推出以来迅速地普及。我们认为一个精简的程序员指南将进一步促进 它的发展，并促使新人理解为什么它是一个有吸引力的指令集，以及它与传统指令集架构 (ISA)的不同。 研究生期间自学资源之一，评价极高！

RISC-V官网下载文档及书籍含中文版翻译.rar

RISC-V官网下载文档及书籍含中文版翻译,包含Computer Organization and Design The Hardware Software Interface RISC-V Edition，Hennessy - Computer Architecture A Quantitative Approach，The RISC-V Reader中英文版及官网指令集pdf

手把手教你RISC-V处理器.7z

本书共分为四部分。第一部分是CPU与RISC-V的综述，帮助初学者对CPU和RISC-V快速地建立起认识。第二部分讲解如何使用Verilog设计CPU，使读者掌握处理器核的设计精髓。第三部分主要介绍蜂鸟E203配套的SoC和软件平台，使读者实现蜂鸟E203 RISC-V处理器在FPGA原型平台上的运行。第四部分是附录，介绍了RISC-V指令集架构，辅以作者加入的背景知识解读和注解，以便于读者理解。 本书不仅适合CPU或芯片设计相关从业者阅读使用，也适合作为大中专院校相关师生学习RISC-V处理器设计（使用Veri log语言）和CPU设计的指导用书。

RISC-V的FPGA设计与实现资料

本文件手把手教你设计 CPU——RISC-V 处理器，有完整的Verilog代码与详细的技术手册，基于蜂鸟E200设计与实现，分享出来，供大家一起学习

基于RISC-V的计算机原理.zip

基于RISC-V的计算机组成原理（国外教材），有利于了解RISC-V，以一种更酷的方式打开计算机原理

risc-v文档

risc-v特权指令集，覆盖了除了用户级 ISA 之外所有的 RISC-V 其他方面的内容，包括特权指令、运行操作系统所需的额外功能、接入外部设备。

2018《RISC-V Reader》中文版v2p1.pdf

2018《RISC-V Reader》中文版v2p1。学习RISC-V的中文资料

适宜FPGA实现的RISC-V代码

本代码为用VexRiscv项目生成的verilog测试代码, 采用Altera公司的MAX10芯片实现, 工作频率可达120Mhz以上. 可利用OpenOCD实现JTAG调试. 相比之下,其它许多RISC-V代码大多对FPGA并不友好, 编译后很少能跑到40Mhz以上,而且没有JTAG调试能力. 缺点是如果要自己对CPU进行配置,要学习SpinalHDL语言