没有合适的资源?快使用搜索试试~ 我知道了~
SmGen:Verilog有限状态机(FSM)代码生成器-开源
19 下载量 61 浏览量
2021-04-29
00:59:07
上传
评论 1
收藏 132KB TGZ 举报
温馨提示
共8个文件
v:2个
makefile:1个
log:1个
SmGen是Verilog的有限状态机(FSM)生成器。 另一方面,它不是FSM输入工具。 输入是行为Verilog,其时钟边界由设计人员专门设置。 SmGen会展开此行为代码,并在可综合的Verilog中从中生成FSM。 时钟边界由设计者明确提供,因此可以很好地控制预期的时序
资源详情
资源评论
资源推荐
收起资源包目录
smgen_0.91.tgz (8个子文件)
smgen_0.91
smgen 33KB
Parse
TopDown.pm 10KB
README 7KB
doc
PlpAndSmgen.pdf 148KB
example1
tb.v 774B
gold.log 315B
Makefile 2KB
in_smgen.v 263B
共 8 条
- 1
哈奇明
- 粉丝: 30
- 资源: 4771
上传资源 快速赚钱
- 我的内容管理 展开
- 我的资源 快来上传第一个资源
- 我的收益 登录查看自己的收益
- 我的积分 登录查看自己的积分
- 我的C币 登录后查看C币余额
- 我的收藏
- 我的下载
- 下载帮助
安全验证
文档复制为VIP权益,开通VIP直接复制
信息提交成功
评论0