复旦微电子在2017年校园招聘时所使用的笔试题包含了多个与集成电路设计相关的知识点，下面将对这些知识点进行详细的解释和分析。
1. Recovery check和Removal check的概念及其保证措施：
Recovery check和Removal check是用于检测电路中的亚稳态问题的技术，特别是在异步信号或异步复位电路中。亚稳态问题通常发生在两个具有不同时钟域的信号试图同步时，可能会导致输出值在一段时间内不确定，造成电路的不稳定。
为了防止亚稳态问题：
- Recovery check指的是信号在重新采样前，必须保持稳定状态足够的时间，这称为恢复时间。
- Removal check则是指信号在被移除前，也必须保持稳定状态足够的时间，称为移除时间。
确保这些时间足够长，可以通过电路设计时钟域之间有足够的时间间隔、选择合适的器件参数和使用同步电路设计原则来实现。
2. Y=A+BC的CMOS电路设计及其逻辑的非形式转换：
CMOS电路设计主要关注如何使用p型和n型MOSFET构建逻辑门电路。在设计Y=A+BC这样的逻辑电路时，需要考虑如何连接这些MOSFET以实现逻辑或（OR）功能。
Y= ~(A+BC)的逻辑可以使用德摩根定律进行非形式转换，得到Y= ~A * ~BC。这里，我们需要构建一个逻辑与非（NAND）门和一个逻辑或非（NOR）门来实现上述逻辑功能。
3. SDF文件在IC设计中的应用和包含的信息：
SDF（Standard Delay Format）文件用于存储IC设计中的时序信息，包括延迟数据、负载电容、互连电阻等。它在IC设计的后端设计阶段，特别是在时序分析和时序约束中使用。SDF文件有助于设计师理解电路的行为，并确保时序约束得到满足。
4. 设计4分频电路：
设计4分频电路需要对输入时钟信号进行分频，生成一个频率为输入频率1/4的输出时钟信号。由于题目中要求使用SR触发器代替D触发器，我们需要利用SR触发器的特性来构建两个分频电路级联以达到4分频的目的。SR触发器（Set-Reset Flip-Flop）是一种基本的双稳态电路元件，可用于实现分频功能。
5. 用门电路实现assign out = (a[3:0] != 4'b0001)：
这个任务要求设计一个组合逻辑门电路，根据输入信号a[3:0]的值来确定输出out的值。具体来说，如果a[3:0]的值不是4'b0001，输出out为高电平；否则为低电平。这个逻辑可以通过一系列的逻辑门电路实现，例如使用NAND门和NOT门。
6. 分析电路功能：
对于提供的电路，分析其功能要求理解触发器级联构成的分频电路原理。例如，左边触发器级联构成的16分频电路是由两个二分频电路级联而成，理解每个分频电路的工作原理是理解整个电路功能的关键。
7. 编写Verilog代码实现特定功能：
这个题目要求考生能够根据给定的功能要求编写Verilog代码，实现一个计数器和一个状态机。对于输入信号in，需要统计其高电平持续的周期数N，并根据N的值控制输出信号out。当N<4时，out输出为0；当N>4时，将out拉高，并保持N/4个周期数，但限定N/4不超过6。这部分需要编写状态机逻辑，并在Verilog代码中实现时钟同步和计数功能。
整个复旦微电子的2017年校园招聘笔试题覆盖了数字电路设计、CMOS电路原理、时序分析、硬件描述语言编程和逻辑电路分析等多个方面，对于应聘者来说需要有扎实的电子工程专业知识以及一定的工程实践经验。
